[發明專利]凸塊封裝方法

有效

• 申請號: 201710015091.X
• 申請日: 2017-01-09
• 公開（公告）號: CN108288590B
• 公開（公告）日: 2020-03-10
• 發明（設計）人: 章國偉
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/488
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;張建

本發明提供一種凸塊封裝方法，其包括：提供前端器件，在所述前端器件表面形成凸塊底部金屬層；在所述凸塊底部金屬層上形成用于封裝的凸塊和用于提高所述凸塊均勻性的虛擬凸塊，所述虛擬凸塊與所述凸塊底部金屬層的接觸面積小于所述虛擬凸塊的截面積；去除所述凸塊底部金屬層位于所述凸塊和虛擬凸塊底部之外的部分，同時使所述虛擬凸塊剝落。該凸塊封裝方法可以提高凸塊高度的共面性和均勻性。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種凸塊封裝方法。

背景技術

隨著可攜式及高性能微電子產品向短、小、輕、薄化方向發展，傳統打線方式(WireBonding)作為晶片與各式基材結合的封裝技術已不能滿足現在消費電子產品的需求，取而代之的凸塊封裝(bumping)成為晶圓級封裝的關鍵技術。在凸塊封裝工藝中，多用電鍍的方法進行再布線或形成凸塊。然而，隨著半導體技術的發展，半導體器件的關鍵尺寸在不斷縮小，相應地封裝尺寸也不斷減小。與之對應的是，一個芯片(die)里的I/O(輸入輸出)凸塊數目也越來越多，因此對于電鍍凸塊高度共面性和均勻性的要求也越來越高。根據電鍍制程的特性，凸塊分布的均勻性(單位面積內的電鍍面積)會影響電鍍凸塊高度的均勻性。因此，對于一些凸塊分布不是很均勻的設計，凸塊高度的共面性和均勻性會受到很大的影響，例如在一實例中，臨近無凸塊區域(例如，不完整芯片區(ugly die area)、激光標記區(lasermark area))的凸塊高度會比正常值或設計值大12微米(um)。

目前為了提高凸塊高度的共面性和均勻性，業界主要通過以下方法：1)在設計階段盡量將凸塊分布做均勻，例如通過加虛擬凸塊的方式來提高凸塊分布的均勻性；然而由于最終的虛擬凸塊無法除去，因此在設計上有很大的限制。2)通過改善電鍍的制程和設備硬件能力來提高凸塊高度共面性和均勻性。這些方法都不能簡單有效地提高凸塊高度的共面性和均勻性，或者成本高，難度大，或者存在缺陷影響后續工藝。

因此，有必要提出一種新的凸塊封裝方法，以克服上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明提出一種凸塊封裝方法，其可以提高凸塊高度的共面性和均勻性。

本發明第一方面提供一種凸塊封裝方法，包括：提供前端器件，在所述前端器件表面形成凸塊底部金屬層；在所述凸塊底部金屬層上形成用于封裝的凸塊和用于提高所述凸塊均勻性的虛擬凸塊，所述虛擬凸塊與所述凸塊底部金屬層的接觸面積小于所述虛擬凸塊的截面積；去除所述凸塊底部金屬層位于所述凸塊和虛擬凸塊底部之外的部分，同時使所述虛擬凸塊剝落。

示例性地，所述虛擬凸塊的徑向尺寸小于10微米。

示例性地，所述虛擬凸塊形成在所述前端器件的激光標記區和/或不完整芯片區。

示例性地，所述虛擬凸塊形成在所述用于封裝的凸塊的周圍，用于提高所述凸塊的均勻性和共面性。

示例性地，所述凸塊封裝方法還包括；在所述凸塊底部金屬層上形成光刻膠層；通過曝光、顯影在所述光刻膠層中形成第一開口，用于暴露待形成所述凸塊區域；通過曝光、顯影在所述光刻膠層中形成第二開口，用于暴露待形成所述虛擬凸塊區域；進行電鍍工藝，以同時在所述第一開口中形成凸塊，在所述第二開口中形成虛擬凸塊；去除所述光刻膠層，其中，所述第二開口底部形成有伸出部，使得所述開口的底部面積小于所述開口的上部面積。

示例性地，所述伸出部傾斜設置在所述第二開口的側壁上。