[發(fā)明專利]一種用于低壓差線性穩(wěn)壓器的過流保護(hù)電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201710012599.4
• 申請(qǐng)日: 2017-01-09
• 公開（公告）號(hào): CN106774595A
• 公開（公告）日: 2017-05-31
• 發(fā)明（設(shè)計(jì)）人: 李靖;何鳴;魏祎;寧寧
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): G05F1/569
• 分類號(hào): G05F1/569
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙)51232
• 代理人: 葛啟函

技術(shù)領(lǐng)域

本發(fā)明屬于模擬集成電路設(shè)計(jì)領(lǐng)域，特別涉及一種用于低壓差線性穩(wěn)壓器LDO的過流保護(hù)電路。

背景技術(shù)

隨著信息時(shí)代的來臨電源管理技術(shù)變得越來越重要。低壓差線性穩(wěn)壓器LDO因?yàn)槠湫∶娣e、高電源抑制比、微功耗、低噪聲、外圍電路簡單、具有較好的線性瞬態(tài)響應(yīng)和負(fù)載瞬態(tài)響應(yīng)特性等優(yōu)點(diǎn)使得它更加適用于便攜式電子產(chǎn)品中。

當(dāng)負(fù)載電流過大時(shí)，特別是在輸出短路的情況下，由于輸出端接地，電源電壓全部加到調(diào)整管的兩端，致使大電流流過調(diào)整管，低壓差線性穩(wěn)壓器LDO穩(wěn)壓器極易被損壞。因此為了保證芯片工作時(shí)的安全，需要設(shè)計(jì)過流保護(hù)電路。過流保護(hù)電路能夠有效監(jiān)視調(diào)整管輸出電流的大小，從而保證輸出端發(fā)生超載、短路時(shí)系統(tǒng)的安全。

如圖1所示，一般低壓差線性穩(wěn)壓器LDO包括一放大器，一柵極連接放大器輸出端的功率管和串聯(lián)在功率管漏極和地之間的兩個(gè)電阻，其串聯(lián)的連接放大器的一個(gè)輸入端，放大器的另一個(gè)輸入端連接基準(zhǔn)電壓，功率管的源極接電源電壓。最基本的傳統(tǒng)過流保護(hù)電路如圖1所示，由一個(gè)電流源I₀和四個(gè)MOS管M1-M4組成。過流保護(hù)通常是通過電流采樣、比較，最后得到柵壓控制信號(hào)再通過開關(guān)管控制功率管提供的電流大小。然而圖1所示的過流保護(hù)電路有一明顯缺陷，那就是采樣管M2的漏端電壓與功率管M_P的漏端電壓不能保持一致，此時(shí)由于MOSFET的溝道長度調(diào)制效應(yīng)，會(huì)導(dǎo)致采樣管電流并不是按照想要的比例準(zhǔn)確鏡像功率管電流，使整個(gè)過流保護(hù)環(huán)路的過流閾值出現(xiàn)偏差。

當(dāng)MOSFET導(dǎo)通時(shí)，若其漏源電壓V_DS大于其過驅(qū)電壓V_sat＝V_GS-V_TH，反型層的溝道會(huì)被夾斷，此時(shí)的有效溝道長度發(fā)生變化，通過MOSFET的電流值可以表示為：

式中的λ是溝道長度調(diào)制系數(shù)，μ是載流子遷移率，C_ox是單位面積柵氧化層電容，是管子的寬長比，對(duì)于一個(gè)確定的MOS管來說，(1)式中只有柵源電壓V_GS和漏源電壓V_DS是變量，其余量為常量。當(dāng)將電流采樣管M2與低壓差線性穩(wěn)壓器LDO功率管M_P的大小按一定比例取值時(shí)，如即使將兩者的柵端相連，使得他們過驅(qū)電壓相等，但若兩者的漏源電壓V_DS不等，由于溝道長度調(diào)制效應(yīng)的作用，從(1)式可以看出，兩者流過的電流并不是按照所設(shè)管子尺寸的比例鏡像的，此時(shí)采樣管M2采樣到的電流便與設(shè)計(jì)值存在誤差。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供一種用于低壓差線性穩(wěn)壓器的過流保護(hù)電路，能夠有效抑制電流采樣電路中電流采樣管的溝道長度調(diào)制效應(yīng)，減小了電流采樣電路采得的電流與理想值偏差過大的問題，提高了過流保護(hù)電路的電流采樣精確度，使得過流保護(hù)電路的開啟閾值更加精準(zhǔn)。

為實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下：

一種用于低壓差線性穩(wěn)壓器的過流保護(hù)電路，其特征在于，包括電流采樣電路、電流比較電路和上拉電路，

電流采樣電路，采樣低壓差線性穩(wěn)壓器功率管M11的柵漏電壓，并轉(zhuǎn)化為按比例鏡像的采樣電流，其輸出端輸出采樣電流至所述電流比較電路的輸入端；

電流比較電路，包括一電流源I₀和由第三NMOS管M8與第四NMOS管M9組成的電流鏡，所述電流比較電路將采樣電流通過電流鏡鏡像后與電流源I₀的電流進(jìn)行比較，得到控制電壓V_C輸出到所述上拉電路控制上拉電路的開啟和關(guān)斷；

上拉電路，由一上拉管M10組成，所述上拉管M10為PMOS管，上拉管M10的柵極作為上拉電路的輸入端連接所述電流比較電路的輸出端，其漏極作為上拉電路的輸出端連接低壓差線性穩(wěn)壓器功率管M11的柵極控制功率管M11的柵端電壓，其源極接電源電壓VDD。

具體的，所述電流采樣電路包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5、第一NMOS管M6和第二NMOS管M7，

第一PMOS管M1和第二PMOS管M2的柵極與低壓差線性穩(wěn)壓器功率管M11的柵極相連，其源極都接電源電壓VDD，第一PMOS管M1的漏極接第五PMOS管M5的源極，第二PMOS管M2的漏極接第三PMOS管M3的源極，第三PMOS管M3的漏極作為所述電流采樣電路的輸出端；