[發明專利]遞歸神經網絡的多計算單元粗粒度可重構系統及方法

有效

• 申請號: 201710012584.8
• 申請日: 2017-01-09
• 公開（公告）號: CN106775599B
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 王琛;徐新艷
• 申請（專利權）人: 南京工業大學
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06N3/06
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 李玉平

1.一種面向遞歸神經網絡LSTM的多計算單元粗粒度可重構系統，包括片上共享存儲單元、數據交換存儲單元、片上配置信息存儲器、重構控制器，其特征在于，還包括：多矩陣積偏置和計算陣列、激活擬合計算陣列、向量計算陣列，完成遞歸神經網絡LSTM的計算；多矩陣積偏置和計算陣列從外部存儲器獲取遞歸神經網絡LSTM的權重參數和網絡輸入，計算結果傳輸至激活擬合計算陣列進行激活操作，得到LSTM網絡各門值，再由向量計算陣列計算最終輸出；

所述多矩陣積偏置和計算陣列，用于實現遞歸神經網絡LSTM中多個矩陣向量積的計算及累加的運算，在累加計算完成后，由重構控制器輸出的控制信號控制進行加偏置計算，輸出值經由多矩陣積偏置和計算陣列的輸出緩存單元輸出。

2.如權利要求1所述的面向遞歸神經網絡LSTM的多計算單元粗粒度可重構系統，其特征在于，所述激活擬合計算陣列，用于實現遞歸神經網絡LSTM中激活函數的分段線性擬合計算功能，當輸入值進入激活擬合計算陣列的輸入緩存單元，激活擬合計算陣列的激活擬合計算單元由重構控制器輸出的控制信號控制進行相應的激活函數分段線性擬合計算，輸出值經由激活擬合計算陣列的輸出緩存單元輸出。

3.如權利要求1所述的面向遞歸神經網絡LSTM的多計算單元粗粒度可重構系統，其特征在于，所述向量計算陣列，用于實現向量按維相乘和向量加法計算，向量計算陣列的乘法單元計算完畢后，由重構控制器輸出的控制信號控制將數據傳輸到向量加法單元或直接輸出到向量計算陣列的輸出緩存單元。

4.如權利要求1所述的面向遞歸神經網絡LSTM的多計算單元粗粒度可重構系統，其特征在于，所述片上共享存儲單元，用于實現片上數據的存儲；

所述數據交換存儲單元，用于實現陣列間數據的交換；

所述片上配置信息存儲器，用于實現配置信息的存儲；

所述重構控制器，用于實現可重構陣列的配置控制。

5.如權利要求1所述的面向遞歸神經網絡LSTM的多計算單元粗粒度可重構系統，其特征在于，所述多矩陣積偏置和計算陣列為多個，多個多矩陣積偏置和計算陣列并行工作，每個多矩陣積偏置和計算陣列包括權值緩存單元、偏置緩存單元、輸入寄存器、矩陣向量積計算單元、累加計算單元、累加寄存器；權值緩存單元，用于權值數據的輸入，帶寬為d*16bit，d為神經網絡每層的LSTM單元個數；偏置緩存單元，用于偏置數據的輸入，最大存儲量為N*16bit，N為所述可重構系統并行計算的LSTM單元數；輸入寄存器，用于輸入向量的存儲，最大存儲量為d*16bit；矩陣向量積計算單元，從權值緩存單元和輸入寄存器讀取所需計算數據，用于計算N行d列矩陣和d維向量的積；累加計算單元，根據不同的控制信號，用于計算多個矩陣向量積的累和或用于計算累加值和偏置值的和；累加寄存器，用于累加值的存儲，最大存儲量為N*16bit；輸出緩存單元，用于累加計算單元最終計算結果數據的輸出，帶寬為N*16bit。

6.如權利要求1或2所述的面向遞歸神經網絡LSTM的多計算單元粗粒度可重構系統，其特征在于，所述激活擬合計算陣列為多個，多個激活擬合計算陣列并行工作，每個激活擬合計算陣列包括輸入緩存單元、多個激活擬合計算單元、輸出緩存單元、配置廣播單元；激活擬合計算陣列用于門值的激活計算，從外部存儲器中讀取的未經激活的門值，存儲在激活輸入緩存單元中，以供激活擬合計算單元進行激活擬合計算，計算結果經由激活輸出緩存單元輸出；輸入緩存單元，用于權值數據的輸入，帶寬為2N*16bit；輸出緩存單元，用于數據的輸出，帶寬為2N*16bit；2N個激活擬合計算單元，根據不同的控制信號，通過多路選擇器選擇不同的計算通路，用于并行計相應的16位定點數的激活函數的線性分段擬合值；配置廣播單元，將配置信號廣播輸送至所有計算單元。