[發明專利]遞歸神經網絡的多計算單元粗粒度可重構系統及方法

有效

• 申請號: 201710012584.8
• 申請日: 2017-01-09
• 公開（公告）號: CN106775599B
• 公開（公告）日: 2019-03-01
• 發明（設計）人: 王琛;徐新艷
• 申請（專利權）人: 南京工業大學
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06N3/06
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 李玉平

本發明公開一種面向遞歸神經網絡LSTM的多計算單元粗粒度可重構系統及方法，系統的多矩陣積偏置和計算陣列，用于實現遞歸神經網絡中多個矩陣向量積的計算及累加的運算，由控制信號控制進行加偏置計算，輸出值經由輸出緩存單元輸出；激活擬合計算陣列，用于實現遞歸神經網絡LSTM中激活函數的分段線性擬合計算功能，當輸入值進入輸入緩存單元，激活擬合計算單元由控制信號控制進行相應的激活函數分段線性擬合計算，輸出值經由輸出緩存單元輸出；向量計算陣列，用于實現向量按維相乘和向量加法計算，乘法單元計算完畢后，由控制信號控制將數據傳輸到向量加法單元或直接輸出；本發明提高了可重構系統的并行度、計算速度和陣列利用率。

技術領域

本發明涉及一種面向遞歸神經網絡LSTM的多計算單元粗粒度可重構系統及方法，屬于嵌入式可重構系統領域。

背景技術

近年來，隨著微電子技術、計算機技術的發展，尤其是大規模高性能的可編程器件的出現、軟硬件設計方法和設計工具上的改進，實時電路重構技術逐漸成為國際上計算系統研究中的一個新熱點。它的出現使過去傳統意義上硬件和軟件的界限變得模糊，讓硬件系統軟件化。實時電路重構的本質是利用可編程器件可多次重復配置邏輯狀態的特性，在運行時根據需要動態改變系統的電路結構，從而使系統兼具靈活、簡捷、硬件資源可復用、易于升級等多種優良性能。

現有的神經網絡硬件計算加速方法主要有GPU、FPGA或ASIC加速芯片。GPU計算具有極高的并行性，但是利用GPU并行計算需要的程序代碼更加復雜，并行程序的進程管理也增加了工作量，且GPU計算所需功耗大；FPGA靈活性強，提高了數字電路重復利用性功耗高，功耗同樣較大；ASIC功耗及面積開銷最小，計算速度最快，但投片價格高，從設計到使用需要很長時間。神經網絡，尤其是遞歸神經網絡LSTM中包含大量矩陣及向量運算，且網絡結構多變，對電路的并行計算能力和電路靈活性具有很高的要求，粗粒度可重構芯片的優點是硬件設計的實現基于軟件的靈活性，保持了傳統的基于硬件方法的執行速度，及體系結構可變的特點，很好地適應了遞歸神經網絡LSTM的計算要求，相對于ASIC來說，設計簡單，開發周期短，相對于GPU和FPGA來說，在保留了計算并行度和電路靈活性的基礎上，降低了功耗開銷。

發明內容

發明目的：針對現有技術中存在的問題，本發明在傳統的粗粒度可重構系統的結構基礎上，提供一種面向遞歸神經網絡LSTM的多計算單元粗粒度可重構系統及方法，本發明陣列利用率高，并行度好。

技術方案：一種面向遞歸神經網絡LSTM的多計算單元粗粒度可重構系統，包括片上共享存儲單元、數據交換存儲單元、片上配置信息存儲器、重構控制器、多矩陣積偏置和計算陣列、激活擬合計算陣列、向量計算陣列；完成遞歸神經網絡LSTM的計算；多矩陣積偏置和計算陣列從外部存儲器獲取遞歸神經網絡LSTM的權重參數和網絡輸入，計算結果傳輸至激活擬合計算陣列進行激活操作，得到LSTM網絡各門值，再由向量計算陣列計算最終輸出；

所述多矩陣積偏置和計算陣列，用于實現遞歸神經網絡LSTM中多個矩陣向量積的計算及累加的運算，在累加計算完成后，由重構控制器輸出的控制信號控制進行加偏置計算，輸出值經由多矩陣積偏置和計算陣列的輸出緩存單元輸出；

所述激活擬合計算陣列，用于實現遞歸神經網絡LSTM中激活函數的分段線性擬合計算功能，當輸入值進入激活擬合計算陣列的輸入緩存單元，激活擬合計算陣列的激活擬合計算單元由重構控制器輸出的控制信號控制進行相應的激活函數分段線性擬合計算，輸出值經由激活擬合計算陣列的輸出緩存單元輸出；

所述向量計算陣列，用于實現向量按維相乘和向量加法計算，向量計算陣列的乘法單元計算完畢后，由重構控制器輸出的控制信號控制將數據傳輸到向量加法單元或直接輸出到向量計算陣列的輸出緩存單元；

所述片上共享存儲單元，用于實現片上數據的存儲；

所述數據交換存儲單元，用于實現陣列間數據的交換；