[發明專利]一種基于IODELAY固件的TOA估計電路

有效

• 申請號: 201710011440.0
• 申請日: 2017-01-06
• 公開（公告）號: CN106886147B
• 公開（公告）日: 2019-08-30
• 發明（設計）人: 李洪濤;張昳;韋夢園;毛臻韻;朱熠良;馮欣;潘琪;何天豪
• 申請（專利權）人: 南京理工大學
• 主分類號: G04F10/00
• 分類號: G04F10/00
• 代理公司: 南京理工大學專利中心 32203
• 代理人: 王瑋

1.一種基于IODELAY固件的TOA估計電路，其特征在于：該電路包括信號邊沿產生模塊、同步匹配脈沖產生模塊、時間匹配模塊和時間生成模塊；被測信號輸入到信號邊沿產生模塊，信號邊沿產生模塊利用IODELAY固件根據輸入被測信號的上升沿產生一個信號邊沿脈沖，并將其輸入到時間匹配模塊；同步匹配脈沖模塊利用IODELAY固件在被測時間范圍內依次輸出一串匹配窄脈沖，并輸出到時間匹配模塊；時間匹配模塊對輸入的信號邊沿脈沖與匹配窄脈沖進行處理，得到時間匹配信號，并輸出到時間生成模塊；時間生成模塊根據輸入的時間匹配信號輸出被測信號的達到時間信息。

2.根據權利要求1所述的基于IODELAY固件的TOA估計電路，其特征在于：所述信號邊沿產生模塊由一個IODELAY固件與一個查找表（LUT）組成，其中IODELAY固件將輸入信號進行基本時間分辨單元延時，LUT利用輸入信號與經過IODELAY固件延時的信號產生一個信號邊沿脈沖。

3.根據權利要求1所述的基于IODELAY固件的TOA估計電路，其特征在于：所述同步匹配脈沖產生模塊由N路IODELAY固件與N路LUT組成，N路IODELAY固件對一固定脈沖信號進行延時，輸出N路依次經過1、2、3……N個基本時間分辨單元延時的脈沖信號，再將相鄰的兩路延時信號輸入到一個LUT中，依次輸出經過1、2、3……N個基本時間分辨單元延時的匹配窄脈沖信號。

4.根據權利要求1所述的基于IODELAY固件的TOA估計電路，其特征在于：所述時間匹配模塊由N路相關器實現，輸入的信號邊沿脈沖分別與N路匹配窄脈沖信號進行相關運算，當兩個信號在時間上完全重合時，相應的相關器會輸出一個時間匹配信號。

5.根據權利要求1所描的基于IODELAY固件的TOA估計電路，其特征在于：所述時間生成模塊由編碼器組成，編碼器對輸入的時間匹配信號的相關器進行編碼，輸出被測信號的到達時間信息。