[發(fā)明專利]一種DRAM錘壓偵測電路及方法

在審

• 申請?zhí)枺?/td>: 201710010168.4
• 申請日: 2017-01-06
• 公開（公告）號: CN106710624A
• 公開（公告）日: 2017-05-24
• 發(fā)明（設(shè)計）人: 王正文;徐思龍
• 申請（專利權(quán)）人: 西安紫光國芯半導體有限公司
• 主分類號: G11C11/4078
• 分類號: G11C11/4078
• 代理公司: 西安通大專利代理有限責任公司61200
• 代理人: 李宏德

技術(shù)領(lǐng)域

本發(fā)明涉及一種DRAM的偵測電路，具體為一種DRAM錘壓偵測電路及方法。

背景技術(shù)

DRAM(Dynamic Random Access Memory，動態(tài)隨機存取存儲器)是應用最為廣泛的系統(tǒng)存儲元件。為了更高的集成度以及更低廉的制造成本，DRAM制造工藝特征尺寸(Feature Size)持續(xù)縮小。然而，持續(xù)縮小的器件尺寸會造成DRAM中存儲單元物理結(jié)構(gòu)更加靠近，這會增加相鄰存儲單元的串擾(Coupling)和電荷泄露(Leakage)，從而造成存儲數(shù)據(jù)的可靠性問題。

錘壓(Hammer Stress)是對DRAM內(nèi)存中某一特定存儲單元進行頻繁多次的激活(Active)操作，從而加劇相鄰存儲單元的串擾和電荷泄露，嚴重時會造成存儲數(shù)據(jù)的錯誤，而這正是DRAM伴隨著工藝尺寸縮小而愈發(fā)嚴重的可靠性問題。因此，通過在芯片中增加錘壓偵測電路來保證DRAM數(shù)據(jù)存儲的可靠性。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供一種DRAM錘壓偵測電路，提供可物理實現(xiàn)的偵測方案，電路結(jié)構(gòu)簡單，實際電路的設(shè)計成本低，保證DRAM數(shù)據(jù)存儲的可靠性。

本發(fā)明是通過以下技術(shù)方案來實現(xiàn)：

一種DRAM錘壓偵測電路，包括，

串聯(lián)移位寄存器鏈，用來移位鎖存DRAM芯片內(nèi)部激活指令的行地址A_i；

輸出地址鎖存器，連接在串聯(lián)移位寄存器鏈末端，用來鎖存輸出被錘壓到的行地址A_o；

匹配邏輯電路，輸入端分別與輸出地址鎖存器和每一級移位寄存器輸出連接，用于串聯(lián)移位寄存器鏈的輸出行地址與輸出地址鎖存器的行地址進行匹配比較；

偵測邏輯電路，輸入端與匹配邏輯電路的輸出連接；偵測邏輯電路輸出偵測信號，同時輸出反饋信號控制移位寄存器和輸出地址鎖存器。

優(yōu)選的，所述的偵測邏輯電路包括，

偵測邏輯電路輸入端以及時鐘信號與第一D觸發(fā)器時鐘輸入相連；第一D觸發(fā)器的輸出端與第一反相器相連作為第一D觸發(fā)器的輸入，第一D觸發(fā)器的輸出端同時與多輸入或非門的輸入端相連；

多輸入或非門的輸出端作為二輸入與門的一個輸入端，二輸入與門的輸出端與第二D觸發(fā)器的時鐘輸入相連，第二D觸發(fā)器的輸出作為偵測邏輯電路的輸出端，經(jīng)過第二反相器的輸出freeze與串聯(lián)移位寄存器鏈的復位端相連；偵測邏輯電路的復位信號Reset_i與第二D觸發(fā)器的復位端相連；

二輸入與門的另一個輸入端與第三D觸發(fā)器的輸出相連，第三D觸發(fā)器的輸入時鐘與偵測邏輯電路的輸出端相連；第三D觸發(fā)器的輸出與第一D觸發(fā)器的置位端相連，同時也作為偵測邏輯電路輸出的反饋信號端。

進一步，偵測邏輯電路輸出的反饋信號端連接到一個多路選擇器的控制端，作為控制移位寄存器和輸出地址鎖存器的反饋信號。

優(yōu)選的，所述的匹配邏輯電路包括多個異或門，異或門的輸出端連接多輸入同或門，多輸入同或門的輸出端輸出比較結(jié)果；

異或門的輸出分別連接串聯(lián)移位寄存器鏈的輸出行地址和輸出地址鎖存器的行地址上對應的地址信號。

優(yōu)選的，串聯(lián)移位寄存器鏈、輸出地址鎖存器和偵測邏輯電路共用DRAM內(nèi)部時鐘信號。

一種DRAM錘壓偵測方法，包括如下步驟，

步驟1，在n+1個連續(xù)的激活指令中，通過輸出地址鎖存器鎖存其中的第一激活指令訪問的行地址，通過串聯(lián)移位寄存器鏈依次鎖存最近n次激活指令訪問的行地址；

步驟2，通過匹配邏輯電路對串聯(lián)移位鎖存器鏈依次鎖存的最近n次激活指令訪問的行地址與輸出地址鎖存器鎖存的行地址進行匹配比較，并輸出比較結(jié)果；輸出地址鎖存器鎖存的行地址作為可能存在錘壓錯誤的行地址；

步驟3，偵測邏輯電路根據(jù)輸出的比較結(jié)果，進行如下的統(tǒng)計判斷；

3.1在n+1個連續(xù)的激活指令中，如果可能存在錘壓錯誤的行地址被多次訪問，且訪問次數(shù)小于n，則進行4.2的判斷；否則重復步驟1；

3.2如果可能存在錘壓錯誤的行地址在接下來的2ⁿ次激活指令中有超過2ⁿ/n次以上的訪問記錄；并且可能存在錘壓錯誤的行地址在相鄰的兩次激活指令之間，其他地址訪問次數(shù)不超過n-1次，則發(fā)出偵測信號Detect_o，給出一個高電平；否則給出一個低電平；

偵測邏輯電路發(fā)出偵測信號Detect_o同時發(fā)出一個反饋信號hold，并通過Reset_i重置偵測邏輯電路；