[發(fā)明專利]半導(dǎo)體元件的制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710001445.5
• 申請(qǐng)日: 2017-01-03
• 公開（公告）號(hào): CN108269807B
• 公開（公告）日: 2021-06-22
• 發(fā)明（設(shè)計(jì)）人: 陳美玲;劉瑋鑫;陳意維;張家隆;李瑞珉;張景翔;吳姿錦;鄒世芳
• 申請(qǐng)（專利權(quán)）人: 聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號(hào): H01L27/108
• 分類號(hào): H01L27/108
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

本發(fā)明公開一種半導(dǎo)體元件的制作方法，至少包含有以下步驟:首先，提供一基底，該基底內(nèi)定義有一存儲(chǔ)區(qū)域以及一周邊區(qū)域，該存儲(chǔ)區(qū)域內(nèi)包含有多個(gè)存儲(chǔ)單元，各該存儲(chǔ)單元至少包含有一第一晶體管以及一電容結(jié)構(gòu)，該周邊區(qū)包含有至少一第二晶體管，接著于該存儲(chǔ)區(qū)域以及該周邊區(qū)域內(nèi)，以一原子層沉積方式形成一第一絕緣層，至少覆蓋該存儲(chǔ)區(qū)域內(nèi)的各該存儲(chǔ)單元的該電容結(jié)構(gòu)以及該周邊區(qū)域內(nèi)的該第二晶體管，然后形成一第二絕緣層，覆蓋于該第一絕緣層上，以及于該周邊區(qū)域內(nèi)的該第二絕緣層內(nèi)形成一接觸結(jié)構(gòu)，至少電連接該第二晶體管。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制作工藝領(lǐng)域，尤其是涉及一種改善動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中介電層碎裂問題的方法。

背景技術(shù)

動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamic random access memory，以下簡(jiǎn)稱為DRAM)是一種主要的揮發(fā)性(volatile)存儲(chǔ)器，且是很多電子產(chǎn)品中不可或缺的關(guān)鍵元件。DRAM由數(shù)目龐大的存儲(chǔ)單元(memory cell)聚集形成一陣列區(qū)，用來存儲(chǔ)數(shù)據(jù)，而每一存儲(chǔ)單元?jiǎng)t由一金屬氧化半導(dǎo)體(metal oxide semiconductor，MOS)晶體管與一電容(capacitor)串聯(lián)組成。

其中，電容位于存儲(chǔ)區(qū)內(nèi)，而存儲(chǔ)區(qū)的旁邊存在有周邊區(qū)，周邊區(qū)內(nèi)包含有其他晶體管元件以及接觸結(jié)構(gòu)等。一般而言，位于存儲(chǔ)區(qū)內(nèi)的電容有較大的高度，如此具有較好的存儲(chǔ)電荷效能，但存儲(chǔ)區(qū)與相鄰的周邊區(qū)交界處，因?yàn)槭芰Σ痪螂娙莸母叨嚷洳畹仍颍赡軙?huì)影響位于周邊區(qū)內(nèi)所形成的介電層以及接觸結(jié)構(gòu)的品質(zhì)。

更詳細(xì)而言，請(qǐng)參考圖1，其為申請(qǐng)人發(fā)現(xiàn)的一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器位于一存儲(chǔ)區(qū)以及一周邊區(qū)交界處，所發(fā)生的介電層以及接觸結(jié)構(gòu)碎裂問題的示意圖。如圖1所示，提供一動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器10，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器10包含一基底100，基底100上至少定義有一存儲(chǔ)區(qū)域102與一周邊區(qū)104。存儲(chǔ)區(qū)域102內(nèi)形成有多個(gè)第一晶體管106以及多個(gè)電容108。而周邊區(qū)104內(nèi)也包含有多個(gè)第二晶體管110。其中，存儲(chǔ)區(qū)域102內(nèi)的第一晶體管106例如包含埋藏式柵極(buried word line)106a以及其源/漏極106b位于基底100內(nèi)，電容108則包含有下電極108a、絕緣層108b以及上電極108c，另外，在一些實(shí)施例中，上電極108c上方還可能包含有掩模結(jié)構(gòu)(圖未示)，不過掩模結(jié)構(gòu)通常僅覆蓋于電容108的頂部以及側(cè)壁，而不會(huì)覆蓋至周邊區(qū)104內(nèi)。每一個(gè)第一晶體管106以及每一個(gè)電容108分別組成一存儲(chǔ)單元105。在電容108以及晶體管106之間，可包含有單層或多層的介電層112以及接觸結(jié)構(gòu)114，接觸結(jié)構(gòu)114連接第一晶體管106的源/漏極106b以及電容108。除此之外，在存儲(chǔ)區(qū)域102以及周邊區(qū)104的基底內(nèi)，還包含有多個(gè)淺溝隔離116。另外，此處動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器10可能還包含其他常見元件，例如位線、接觸蝕刻停止層等。但為簡(jiǎn)化附圖而未繪出。

后續(xù)，在電容108形成之后，在基底100上全面性形成一介電層120，覆蓋于存儲(chǔ)區(qū)域102以及周邊區(qū)104內(nèi)。并且在介電層120中形成至少一接觸結(jié)構(gòu)122，并且電連接第二晶體管110。

一般而言，由于電容108相對(duì)下方第一晶體管106以及接觸結(jié)構(gòu)114等元件的高度較高(電容108的高度大概高于1.5微米)，所以在電容108的制作過程中，蝕刻步驟所需要移除的部分較多，蝕刻難度較大，也因此并不容易蝕刻出平整的側(cè)壁。申請(qǐng)人發(fā)現(xiàn)在普遍的例子中，因?yàn)槲g刻步驟的控制不易，容易導(dǎo)致電容108的上電極108c具有一粗糙表面109，此粗糙表面109可能會(huì)給予的介電層120額外的應(yīng)力。另外，在存儲(chǔ)區(qū)域102以及周邊區(qū)104的邊界具有一底部夾角124，底部夾角124介于存儲(chǔ)區(qū)域102的電容108以及周邊區(qū)104的第二晶體管110頂部之間，更具體而言，介于存儲(chǔ)區(qū)域102內(nèi)的絕緣層108b以及上電極108c，以及周邊區(qū)104內(nèi)的介電層112之間。由于交界處包含有不同元件，而不同元件所具有的應(yīng)力不同，所以在各元件的交界處也容易產(chǎn)生額外應(yīng)力至介電層120。