[發(fā)明專利]用于系統(tǒng)級封裝設(shè)備的與銅柱連接的裸管芯智能橋有效
| 申請?zhí)枺?/td> | 201680091214.1 | 申請日: | 2016-12-29 |
| 公開(公告)號: | CN110024117B | 公開(公告)日: | 2023-07-21 |
| 發(fā)明(設(shè)計(jì))人: | G·塞德曼;T·瓦格納;A·沃爾特;B·魏達(dá)斯 | 申請(專利權(quán))人: | 英特爾公司 |
| 主分類號: | H10B80/00 | 分類號: | H10B80/00;H01L23/538;H01L23/00;H01L23/498;H01L21/768;H01L23/31 |
| 代理公司: | 永新專利商標(biāo)代理有限公司 72002 | 代理人: | 林金朝;王英 |
| 地址: | 美國加*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 系統(tǒng) 封裝 設(shè)備 連接 管芯 智能 | ||
1.一種系統(tǒng)級封裝設(shè)備,包括:
在模制化合物中的半導(dǎo)體橋,所述半導(dǎo)體橋具有頂表面、底表面、在所述頂表面和所述底表面之間的第一側(cè)、以及在所述頂表面和所述底表面之間的第二側(cè);
在橫向上與所述半導(dǎo)體橋的所述第一側(cè)相鄰的第一多個(gè)互連;
在橫向上與所述半導(dǎo)體橋的所述第二側(cè)相鄰的第二多個(gè)互連;
第一IC器件,電耦合至所述半導(dǎo)體橋的所述頂表面,并且所述第一IC器件電耦合至所述第一多個(gè)互連;
第二IC器件,電耦合至所述半導(dǎo)體橋的所述頂表面,并且所述第二IC器件電耦合至所述第二多個(gè)互連;
封蓋材料,處于所述第一IC器件和所述第二IC器件之間并與所述第一IC器件和所述第二IC器件接觸,所述封蓋材料處于所述第一IC器件和所述半導(dǎo)體橋的所述頂表面之間,并且所述封蓋材料處于所述第二IC器件和所述半導(dǎo)體橋的所述頂表面之間;以及
所述半導(dǎo)體橋的所述底表面下方的第一多個(gè)凸塊,所述第一多個(gè)凸塊在所述半導(dǎo)體橋的所述第一側(cè)和所述第二側(cè)內(nèi);
所述第一多個(gè)互連下方的第二多個(gè)凸塊;以及
所述第二多個(gè)互連下方的第三多個(gè)凸塊。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)級封裝設(shè)備,其中,所述第一多個(gè)互連在第一互連封裝中,并且所述第二多個(gè)互連在第二互連封裝中。
3.根據(jù)權(quán)利要求1所述的系統(tǒng)級封裝設(shè)備,其中,所述第一多個(gè)互連是第一多個(gè)過孔條,并且所述第二多個(gè)互連是第二多個(gè)過孔條。
4.根據(jù)權(quán)利要求1所述的系統(tǒng)級封裝設(shè)備,其中,所述模制化合物在所述半導(dǎo)體橋的所述底表面上。
5.根據(jù)權(quán)利要求1所述的系統(tǒng)級封裝設(shè)備,還包括:
第三IC器件,電耦合至所述半導(dǎo)體橋的所述頂表面,其中,所述第三IC器件處于所述第一IC器件和所述第二IC器件之間。
6.根據(jù)權(quán)利要求5所述的系統(tǒng)級封裝設(shè)備,其中,所述第三IC器件是無源器件。
7.根據(jù)權(quán)利要求1所述的系統(tǒng)級封裝設(shè)備,其中,所述第一IC器件通過第一多個(gè)柱電耦合至所述半導(dǎo)體橋的所述頂表面并且電耦合至所述第一多個(gè)互連,并且其中,所述第二IC器件通過第二多個(gè)柱電耦合至所述半導(dǎo)體橋的所述頂表面并且電耦合至所述第二多個(gè)互連。
8.一種系統(tǒng)級封裝設(shè)備,包括:
模制化合物中的半導(dǎo)體橋,所述半導(dǎo)體橋具有頂表面、底表面、在所述頂表面和所述底表面之間的第一側(cè)、以及在所述頂表面和所述底表面之間的第二側(cè);
在橫向上與所述半導(dǎo)體橋的所述第一側(cè)相鄰的第一互連;
在橫向上與所述半導(dǎo)體橋的所述第二側(cè)相鄰的第二互連;
第一IC器件,電耦合至所述半導(dǎo)體橋的所述頂表面,并且所述第一IC器件電耦合至所述第一互連;
第二IC器件,電耦合至所述半導(dǎo)體橋的所述頂表面,并且所述第二IC器件電耦合至所述第二互連;
封蓋材料,處于所述第一IC器件和所述第二IC器件之間并與所述第一IC器件和所述第二IC器件接觸,所述封蓋材料處于所述第一IC器件和所述半導(dǎo)體橋的所述頂表面之間,并且所述封蓋材料處于所述第二IC器件和所述半導(dǎo)體橋的所述頂表面之間;以及
所述半導(dǎo)體橋的所述底表面下方的第一凸塊,所述第一凸塊在所述半導(dǎo)體橋的所述第一側(cè)和所述第二側(cè)內(nèi);
所述第一互連下方的第二凸塊;以及
所述第二互連下方的第三凸塊。
9.根據(jù)權(quán)利要求8所述的系統(tǒng)級封裝設(shè)備,其中,所述第一互連在第一互連封裝中,并且所述第二互連在第二互連封裝中。
10.根據(jù)權(quán)利要求8所述的系統(tǒng)級封裝設(shè)備,其中,所述第一互連是第一過孔條,并且所述第二互連是第二過孔條。
11.根據(jù)權(quán)利要求8所述的系統(tǒng)級封裝設(shè)備,其中,所述模制化合物在所述半導(dǎo)體橋的所述底表面上。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司,未經(jīng)英特爾公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201680091214.1/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:堆疊管芯腔封裝
- 下一篇:半導(dǎo)體裝置
- 傳感設(shè)備、檢索設(shè)備和中繼設(shè)備
- 簽名設(shè)備、檢驗(yàn)設(shè)備、驗(yàn)證設(shè)備、加密設(shè)備及解密設(shè)備
- 色彩調(diào)整設(shè)備、顯示設(shè)備、打印設(shè)備、圖像處理設(shè)備
- 驅(qū)動設(shè)備、定影設(shè)備和成像設(shè)備
- 發(fā)送設(shè)備、中繼設(shè)備和接收設(shè)備
- 定點(diǎn)設(shè)備、接口設(shè)備和顯示設(shè)備
- 傳輸設(shè)備、DP源設(shè)備、接收設(shè)備以及DP接受設(shè)備
- 設(shè)備綁定方法、設(shè)備、終端設(shè)備以及網(wǎng)絡(luò)側(cè)設(shè)備
- 設(shè)備、主設(shè)備及從設(shè)備
- 設(shè)備向設(shè)備轉(zhuǎn)發(fā)





