[發(fā)明專利]減成圖案化的互連下方的自對準(zhǔn)通孔

有效

• 申請?zhí)枺?/td>: 201680082948.3
• 申請日: 2016-03-30
• 公開（公告）號: CN108701645B
• 公開（公告）日: 2023-10-10
• 發(fā)明（設(shè)計）人: M·昌德霍克;R·E·申克爾;俞輝在;K·L·林;J·S·沙瓦拉;S·A·博亞爾斯基;S·蘇里;C·T·卡弗;S·納斯卡爾
• 申請（專利權(quán)）人: 太浩研究有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/027
• 代理公司: 北京泛華偉業(yè)知識產(chǎn)權(quán)代理有限公司 11280
• 代理人: 王勇

在襯底上的第一絕緣層上的互連層中形成多個互連特征。通過互連特征中的至少一個形成第一絕緣層中的開口。在開口中沉積間隙填充層。

技術(shù)領(lǐng)域

本文所述的實施例涉及電子器件制造領(lǐng)域，更具體而言，涉及集成電路(IC)制造。

背景技術(shù)

通常，并入IC中的互連結(jié)構(gòu)包括一層或多層金屬線以將IC的電子器件彼此連接并連接到外部連接。在IC的金屬層級之間放置層間電介質(zhì)進(jìn)行絕緣。

典型地，被稱為鑲嵌工藝的加成圖案化技術(shù)用于制造銅互連。在這種工藝中，對下方的氧化硅絕緣層進(jìn)行圖案化以形成溝槽。利用厚的銅層填充絕緣層中的溝槽，并使用化學(xué)機械拋光(CMP)去除延伸到絕緣層頂部上方的銅。絕緣層的溝槽之內(nèi)的銅不被去除，變?yōu)閳D案化的導(dǎo)體。

典型地，在雙鑲嵌(DD)工藝中，一次性形成銅互連的兩個特征，例如，通孔上方的溝槽，都可以利用單次銅沉積進(jìn)行填充。典型地，DD互連需要用于粘附的襯墊和用來保護(hù)金屬的密封阻擋。DD互連中的襯墊通常不導(dǎo)電，并提高了線電阻。

隨著IC尺寸減小，金屬線之間的間隔減小。這導(dǎo)致金屬線之間的耦合電容增大。金屬線之間耦合電容的增大對沿金屬線的信號傳輸有負(fù)面影響。此外，耦合電容的增大增加了集成電路的能量消耗。

形成互連的另一種圖案化技術(shù)是減成圖案化技術(shù)。然而，減成互連與下方的通孔不是自對準(zhǔn)的。通常，與下方通孔獨立地進(jìn)行金屬線的減成圖案化，從而不能準(zhǔn)確地確定金屬層下方通孔的位置。在常規(guī)減成圖案化技術(shù)中，下方的通孔與上方的線失去對準(zhǔn)，這增大了通孔電阻并導(dǎo)致可能短接到錯誤的金屬線。通孔-線失準(zhǔn)導(dǎo)致器件故障，降低良率并提高制造成本。

附圖說明

參考以下描述和用于示出本發(fā)明的實施例的附圖可以最好地理解本發(fā)明的實施例。在附圖中：

圖1A示出了根據(jù)一個實施例的電子器件結(jié)構(gòu)的部分的截面圖。

圖1B示出了圖1A所示的電子器件結(jié)構(gòu)的部分的頂視圖。

圖2A是根據(jù)一個實施例，在第一硬掩模層上沉積第二硬掩模層之后，類似于圖1A的示圖。

圖2B是圖2A所示的電子器件結(jié)構(gòu)的部分的頂視圖。

圖3A是根據(jù)一個實施例，在去除間隔體之后，類似于圖2A的示圖。

圖3B是圖3A所示的電子器件結(jié)構(gòu)的部分的頂視圖。

圖4A是根據(jù)一個實施例，在互連層中形成溝槽之后，類似于圖3A的示圖。

圖4B是圖4A所示的電子器件結(jié)構(gòu)的部分的頂視圖。

圖5A是根據(jù)一個實施例，在絕緣層被沉積到溝槽中之后，類似于圖4A的示圖。

圖5B是圖5A所示的電子器件結(jié)構(gòu)的部分的頂視圖。

圖6A是根據(jù)一個實施例，在對硬掩模層進(jìn)行圖案化以在下方互連層中生成通孔之后，類似于圖5A的示圖。

圖6B是圖6A所示的電子器件結(jié)構(gòu)的部分的頂視圖。

圖7A是根據(jù)一個實施例，在絕緣層中形成開口以提供下方通孔之后，類似于圖6A的示圖。

圖7B是圖7A所示的電子器件結(jié)構(gòu)的部分的頂視圖。

圖8A是根據(jù)一個實施例，在間隙填充層被沉積到開口中以形成互連特征之后，類似于圖7A的示圖。

圖8B是圖8A所示的電子器件結(jié)構(gòu)的部分的頂視圖。

圖9A是根據(jù)一個實施例，在使間隙填充層凹陷之后，類似于圖8A的示圖。

圖9B是根據(jù)一個實施例，在去除硬掩模特征之后，類似于圖9A的示圖。