[發(fā)明專利]用于支持低編碼速率的TURBO編碼

在審

• 申請(qǐng)?zhí)枺?/td>: 201680080815.2
• 申請(qǐng)日: 2016-06-23
• 公開（公告）號(hào): CN108604904A
• 公開（公告）日: 2018-09-28
• 發(fā)明（設(shè)計(jì)）人: 阿列克謝·達(dá)維多夫;德布迪普·查特吉;格里戈里·埃爾莫拉耶夫
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): H03M13/29
• 分類號(hào): H03M13/29;H03M13/39
• 代理公司: 北京東方億思知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 宗曉斌

設(shè)計(jì)為以一種編碼速率操作的turbo編碼器可以通過修改每個(gè)輸入數(shù)據(jù)塊的大小來(lái)以較低的編碼速率進(jìn)行操作。在一個(gè)實(shí)現(xiàn)方式中，可以通過將預(yù)定的位序列(即，附加位)插入到原始數(shù)據(jù)塊中來(lái)增加大小，以創(chuàng)建大于輸入數(shù)據(jù)塊的“虛擬代碼塊”。可以將虛擬代碼塊輸入到turbo編碼器以獲得包括系統(tǒng)部分和奇偶校驗(yàn)部分的經(jīng)編碼的輸出塊。可以修改系統(tǒng)部分以去除預(yù)定的位序列，并且通過信道(例如，有噪聲的無(wú)線電信道)發(fā)送得到的輸出塊。

相關(guān)申請(qǐng)

本申請(qǐng)要求于2016年3月1日提交的美國(guó)臨時(shí)專利申請(qǐng)No.62/302,038的權(quán)益，其內(nèi)容通過引用結(jié)合于此，如同在此完全闡述一樣。

背景技術(shù)

Turbo碼是一類高性能前向糾錯(cuò)(FEC)碼，用于控制在不可靠或有噪聲的通信信道上的數(shù)據(jù)傳輸中的錯(cuò)誤。FEC碼的中心思想是發(fā)送器通過使用糾錯(cuò)編碼技術(shù)(例如，turbo碼)來(lái)以冗余的方式對(duì)消息進(jìn)行編碼。冗余允許接收器檢測(cè)并可能對(duì)消息中可能發(fā)生的有限數(shù)目的錯(cuò)誤進(jìn)行糾正。FEC碼使接收者有機(jī)會(huì)糾錯(cuò)，而無(wú)需用于請(qǐng)求重傳數(shù)據(jù)的反向信道。

編碼數(shù)據(jù)中的冗余量被稱為“編碼速率”或“信息率”，其可以被定義為作為有用(非冗余)數(shù)據(jù)的編碼數(shù)據(jù)的比例。也就是說(shuō)，如果編碼速率是1/3，則對(duì)于每一位有用信息，編碼器可以總共生成三個(gè)數(shù)據(jù)位，其中兩位是冗余的。

turbo碼的一個(gè)應(yīng)用是在蜂窩通信網(wǎng)絡(luò)的無(wú)線電鏈路中。例如，在第三代合作伙伴計(jì)劃(3GPP)標(biāo)準(zhǔn)化網(wǎng)絡(luò)中，可以使用turbo碼。在諸如窄帶(NB)物聯(lián)網(wǎng)(IoT)應(yīng)用之類的某些應(yīng)用中，可能希望使用使用了低編碼速率(例如，1/3)的turbo碼。例如，在3GPP長(zhǎng)期演進(jìn)(LTE)-高級(jí)(LTE-A)架構(gòu)中，可以使用以1/3的編碼速率進(jìn)行操作的turbo編碼器。然而，在一些應(yīng)用中，可能希望使用甚至低于1/3的編碼速率。

附圖說(shuō)明

通過以下結(jié)合附圖的詳細(xì)描述將容易理解本文所描述的實(shí)施例。為了便于描述，相同的參考數(shù)字可以表示相同的結(jié)構(gòu)元件。通過示例而非限制的方式在附圖中示出實(shí)施例。

圖1A和1B是示出turbo編碼器的示例實(shí)現(xiàn)方式的框圖；

圖2是概念性地示出來(lái)自turbo編碼器的編碼數(shù)據(jù)流的速率匹配的示例的框圖；

圖3是示出turbo編碼序列的圖；

圖4是示出與本文所描述的方面一致的用于執(zhí)行生成低編碼速率的turbo編碼的系統(tǒng)的圖；

圖5是圖形地示出輸入數(shù)據(jù)塊的turbo編碼的示例的圖；

圖6是圖形地示出對(duì)來(lái)自圖5的經(jīng)編碼的塊進(jìn)行解碼的示例的圖；

圖7是示出用于在發(fā)送設(shè)備處對(duì)數(shù)據(jù)流進(jìn)行編碼的示例過程的流程圖；

圖8是示出用于在接收設(shè)備處對(duì)數(shù)據(jù)流進(jìn)行解碼的示例過程的流程圖；

圖9A-9D是示出用于將附加數(shù)據(jù)添加到輸入數(shù)據(jù)塊以獲得虛擬代碼塊的示例實(shí)施例的圖；以及

圖10是另一電子設(shè)備的示例組件的框圖。

具體實(shí)施方式

以下詳細(xì)描述參考附圖。不同附圖中的相同參考數(shù)字可以標(biāo)識(shí)相同或相似的元件。應(yīng)理解的是，在不脫離本公開的范圍的情況下，可以利用其他實(shí)施例并且可以進(jìn)行結(jié)構(gòu)或邏輯上的改變。因此，以下詳細(xì)描述不應(yīng)被視為具有限制意義，并且實(shí)施例的范圍由所附權(quán)利要求及其等同物來(lái)限定。

本文所描述的技術(shù)涉及使用被設(shè)計(jì)為以較高編碼速率(例如，1/3)進(jìn)行操作的turbo編碼組件來(lái)支持低編碼速率(例如，1/6的編碼速率)。本文所描述的技術(shù)對(duì)于通過有噪聲的信道進(jìn)行通信的低帶寬應(yīng)用尤其有用。例如，本文所描述的技術(shù)可以用于使用無(wú)線蜂窩網(wǎng)絡(luò)進(jìn)行通信的NB IoT設(shè)備。