[發(fā)明專利]使用稀釋的TMAH處理微電子基底的方法有效
| 申請?zhí)枺?/td> | 201680076430.9 | 申請日: | 2016-11-14 |
| 公開(公告)號: | CN108431929B | 公開(公告)日: | 2023-03-31 |
| 發(fā)明(設(shè)計)人: | 華萊士·P·普林茨;高橋修平;岡村直之;山下正道;德里克·W·巴塞特;安東尼奧·路易斯·帕切科·羅通達(dá)羅 | 申請(專利權(quán))人: | 東京毅力科創(chuàng)株式會社 |
| 主分類號: | H01L21/306 | 分類號: | H01L21/306;H01L21/3213;H01L21/768;H01L21/82 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 蔡勝有;蘇虹 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 使用 稀釋 tmah 處理 微電子 基底 方法 | ||
本發(fā)明的實施方案提供了用于用稀釋的TMAH處理微電子基底的方法。在所述方法中,將微電子基底容納至處理室中,所述微電子基底具有硅的層、特征或結(jié)構(gòu)。將處理溶液施加至所述微電子基底以蝕刻硅,其中處理溶液包含稀釋溶液和TMAH。在處理溶液中或者在處理室中的環(huán)境中提供受控的氧含量以通過處理溶液實現(xiàn)硅的目標(biāo)蝕刻選擇性,或者在整個硅的層、特征或結(jié)構(gòu)上的目標(biāo)蝕刻均勻性,或者兩者。
相關(guān)申請
本申請要求于2015年11月14日提交的美國臨時專利申請第62/255,419號和于2016年6月10日提交的美國臨時專利申請第62/348,745號的權(quán)益,其每個都通過引用整體并入本文。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體處理技術(shù),更具體地,涉及控制用于處理微電子基底的氣體和化學(xué)品的化學(xué)特性的設(shè)備和方法。
背景技術(shù)
因為膜用于形成可用于制造或形成微電子器件的特征或結(jié)構(gòu),所以半導(dǎo)體處理的一個方面是能夠選擇性去除可暴露于相同化學(xué)環(huán)境的膜。選擇性去除或選擇性可取決于通過特定的化學(xué)品從微電子基底被蝕刻或去除的各膜相對阻力。此外,在整個微電子基底的表面上制造多個類似的微電子器件時,以相對均勻的方式去除所選擇的膜可能是有用的。因此,可期望開發(fā)增加形成在微電子基底上的膜或結(jié)構(gòu)的蝕刻選擇性和蝕刻均勻性的新的系統(tǒng)和方法。
發(fā)明內(nèi)容
本發(fā)明的實施方案提供了用于處理微電子基底的方法,所述方法包括將微電子基底容納至處理室中,其中所述微電子基底包括硅的層、特征或結(jié)構(gòu)。將處理溶液施加至所述微電子基底以蝕刻硅,其中處理溶液包含稀釋溶液和TMAH。在處理溶液中或者在處理室中的環(huán)境中提供受控的氧含量以通過處理溶液實現(xiàn)硅的目標(biāo)蝕刻選擇性,或者在整個硅的層、特征或結(jié)構(gòu)上的目標(biāo)蝕刻均勻性,或者兩者兼有。
在一個實施方案中,所述方法包括將處理溶液施加至所述微電子基底以蝕刻硅,處理溶液包含稀釋溶液和TMAH的混合物并且具有小于1重量%的第一氧濃度。在施加處理溶液之前或期間,所述方法還包括將處理溶液或處理室中的環(huán)境暴露于含氮氣體,所述含氮氣體包含小于20%的第二氧濃度和大于氧濃度的氮濃度,其中控制第一氧濃度和第二氧濃度以通過處理溶液實現(xiàn)硅的目標(biāo)蝕刻選擇性,或者在整個硅的層、特征或結(jié)構(gòu)上的目標(biāo)蝕刻均勻性,或者兩者兼有。
附圖說明
并入本說明書并構(gòu)成本說明書的一部分的附圖示出了本發(fā)明的實施方案并且與以上給出的本發(fā)明的一般描述和以下給出的詳細(xì)描述一起用于說明本發(fā)明。
圖1是示出根據(jù)本發(fā)明的實施方案的處理溶液在基底上的分配和處理室環(huán)境的影響的示意性截面。
圖2是示出根據(jù)圖1的處理室環(huán)境對蝕刻輪廓的影響的圖。
圖3A和圖3B分別是示出用氮氣進行壓力控制對根據(jù)本發(fā)明的實施方案的蝕刻速率和蝕刻輪廓的影響的柱狀圖和圖。
圖4是示出TMAH濃度對根據(jù)本發(fā)明的實施方案的蝕刻速率和蝕刻輪廓的影響的圖。
圖5是示出處理溶液的溫度對根據(jù)本發(fā)明的實施方案的蝕刻速率和蝕刻輪廓的影響的圖。
圖6A至圖6C是示出3DNAND裝置的多沉積和蝕刻的示意性截面。
圖7A至圖7D是示出TSV裝置的形成的示意性截面。
具體實施方式
本公開內(nèi)容涉及用于選擇性蝕刻形成在可用于制造微電子器件的微電子基底上的不同材料或膜的化學(xué)處理法。本文公開了用于優(yōu)化濕蝕刻方法的化學(xué)品和環(huán)境條件的系統(tǒng)和方法,所述濕蝕刻方法可應(yīng)用于但不限于本領(lǐng)域普通技術(shù)人員可能知曉的3DNAND、Logic和TSV特征。這些特征可包括但不限于溝槽、膜堆疊體、微凸塊或者用于制造微電子器件的任何特征。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于東京毅力科創(chuàng)株式會社,未經(jīng)東京毅力科創(chuàng)株式會社許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201680076430.9/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





