[發明專利]在存儲單元堆疊體中具有變化的存儲單元設計的豎直存儲器

在審

• 申請號: 201680069131.2
• 申請日: 2016-11-02
• 公開（公告）號: CN108369947A
• 公開（公告）日: 2018-08-03
• 發明（設計）人: R·J·科瓦爾;H·桑達
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/11573;H01L21/3213;H01L27/11519;H01L27/11556;H01L27/11526;H01L27/1157;G11C16/26;H01L27/11524;H01L27/11565;G11C16/08
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝;王英

描述了一種具有存儲器的設備。所述存儲器包括存儲單元的豎直堆疊體，其中，所述豎直堆疊體的下部層處的第一存儲節點具有與所述豎直堆疊體的較高層處的第二存儲節點不同的結構設計。

技術領域

本發明的領域總體上涉及半導體制造領域，并且更一般地，涉及在存儲單元堆疊體中具有變化的存儲單元設計的豎直存儲器。

背景技術

移動裝置的出現已經在非易失性半導體存儲器制造商之間引起了提高其裝置的密度的熱切興趣。通常，移動裝置不利用支持基于半導體的非易失性存儲裝置的磁盤驅動器。然而，在歷史上，半導體存儲裝置沒有與磁盤驅動器相同的存儲密度。

為了使半導體存儲器的存儲密度更接近或超過磁盤驅動器，非易失性存儲器裝置制造商正在開發三維存儲器技術。在三維存儲器技術的情況下，個體存儲單元在存儲裝置內彼此豎直堆疊。三維存儲器裝置因此可以以更小的封裝、成本和功耗包絡提供具有類似磁盤驅動器的存儲密度的移動裝置。然而，三維存儲器裝置的制造商提出了新的制造技術挑戰。

附圖說明

可以結合以下附圖從以下具體實施方式中獲得對本發明的更好的理解，在附圖中：

圖1示出了存儲單元堆疊體的晶體管層級設計；

圖2a示出了用于所制造的存儲單元堆疊體的截面設計；

圖2b示出了存儲節點的俯視圖；

圖3a到圖3i示出了用于制造圖2的存儲單元堆疊體的方法；

圖4a到圖4f示出了圖2的所制造的存儲單元堆疊體的替代實施例；

圖5示出了由圖3a到圖3i的制造方法所例示的方法；

圖6示出了計算系統。

具體實施方式

圖1示出了三維NAND閃速存儲器的存儲單元區域的電路示意圖。在圖1中可以看出，電路包括耦合于選擇柵極源極晶體管102和選擇柵極漏極晶體管103之間的NAND閃速存儲單元101的堆疊體。選擇柵極源極晶體管102耦合到源極線104。存儲單元101的堆疊體可以被實施為與選擇柵極源極晶體管和選擇柵極漏極晶體管102、103以及其它晶體管器件(未示出)一起作為三維存儲陣列而單片集成在半導體芯片上的閃速晶體管的三維堆疊體，所述其它晶體管幫助實施例如存儲單元的NAND功能、感測放大器、行解碼器、地址解碼器等。

在各種實施例中，存儲單元堆疊體101可以物理地夾置于選擇柵極源極晶體管102(例如，可以存在于存儲單元堆疊體下方)和選擇柵極漏極晶體管103(例如，可以存在于存儲單元上方)之間。隨著存儲單元堆疊體高度增大以容納更多層存儲單元，以便提高存儲器裝置的密度，更加難以形成存儲單元堆疊體的均勻電路結構。亦即，存儲單元堆疊體101的垂直高度使得難以沿堆疊體的整個高度應用均勻處理特性。例如，堆疊體的底部的存儲柵極節點可能被不當地形成，因為難以在朝向結構頂部存在的結構的底部處產生相同的處理條件。

圖2a示出了改進的三維NAND結構，其根據其沿存儲單元堆疊體207的深度的位置而刻意地調整存儲單元柵極節點208的形狀和/或形式。更具體而言，堆疊體207的底部的柵極節點208的形狀和/或形式在設計上更容易形成，因為堆疊體207的底部處的處理條件典型地不像它們針對堆疊體207的頂部那么有效果。這樣一來，如在圖2a中所看到的，存儲單元柵極節點208的深度和/或寬度被設計成隨著沿堆疊體207的長度向下(例如，朝向源極層204)的距離增大而寬度更小并且更薄。

如在圖2a中所看到的，用于實施例如感測放大器、地址解碼器、行解碼器等的較低層級晶體管203設置于裝置的存儲單元區域下方的半導體基板上。在較低層級晶體管203上方，形成多個源極層204。源極層204用于形成存儲器裝置的源極線104。在實施例中，源極層包括電介質層204_1(例如，氧化物層)、一個或多個導電層204_2以及另一個上部電介質層204_3。