[發明專利]在高速串行總線上傳達低速和高速并行比特流

在審

• 申請號: 201680065860.0
• 申請日: 2016-10-13
• 公開（公告）號: CN108292924A
• 公開（公告）日: 2018-07-17
• 發明（設計）人: W·K·拉德;M·W·維拉斯;K·W·斯帕爾斯;Z·朱
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03M9/00
• 分類號: H03M9/00;H03K7/08
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陳煒;袁逸

詳細描述中公開的方面包括在高速串行總線上傳達低速和高速并行比特流。在一方面中，數據傳送方電路將低速并行比特流轉換成高速并行比特流，隨后基于高速參考頻率串行化所轉換的高速并行比特流。在另一方面中，如果低速并行比特流被確定存在于高速并行比特流中，則數據接收方電路從高速并行比特流中恢復低速并行比特流。通過基于高速參考頻率對低速并行比特流進行串行化和解串行化，可在高速串行總線上傳達高速并行比特流和低速并行比特流而無需附加串化器和解串器，從而降低了傳送方電路和接收方電路兩者中的組件成本和實現復雜性。

優先權申請

本申請要求于2015年11月12日提交的題為“COMMUNICATING LOW-SPEED ANDHIGH-SPEED PARALLEL BIT STREAMS OVER A HIGH-SPEED SERIAL BUS(在高速串行總線上傳達低速和高速并行比特流)”的美國專利申請S/N.14/939,020的優先權，該申請通過援引全部納入于此。

背景

I.公開領域

本公開的技術一般涉及在串行總線上傳達并行數據。

II.背景技術

移動通信設備在當前社會已變得越來越普遍。這些移動通信設備的盛行部分地是由目前在此類設備上實現的許多功能來推動的。此類設備中增強的處理能力意味著移動通信設備已經從純粹的通信工具演變成復雜的移動娛樂中心，由此實現增強的用戶體驗。

隨著越來越多的高性能外圍設備(諸如，高分辨率照相機、高分辨率顯示器和高吞吐量存儲介質)被添加到移動通信設備中，控制高性能外圍設備的應用處理器需要高帶寬數據管道，以用于實時與高性能外圍設備進行通信。意識到對此類高數據帶寬的需求，移動行業處理器接口(MIPI)聯盟定義了各種串行數據總線，以實現應用處理器與高性能外圍設備之間的高吞吐量數據通信。一種此類MIPI串行數據總線被稱為M-PHY，其能夠支持高達每秒六千兆比特(6Gbps)的數據吞吐量。

并行比特流在串行數據總線(諸如，M-PHY)上的通信可經由串化器和解串器對來實現。在串行數據總線的傳送端，串化器根據參考時鐘將并行比特流串行化為串行比特流。在串行數據總線的接收端，解串器也根據參考時鐘將串行比特流解串行化為并行比特流。為了使串化器和解串器對正常工作，參考時鐘需要是并行比特流的比特率的倍數或約數。就此而言，如果附加并行比特流對應于不同的比特率，則可能需要附加串化器和解串器對來傳送附加并行比特流。因此，在串行數據總線的傳送端和接收端兩者組件成本和實現復雜性都會增加。

公開概述

詳細描述中公開的方面包括在高速串行總線上傳達低速和高速并行比特流。在一方面中，數據傳送方電路將低速并行比特流轉換成高速并行比特流，隨后基于高速參考頻率串行化所轉換的高速并行比特流。在另一方面中，如果低速并行比特流被確定存在于高速并行比特流中，則數據接收方電路從高速并行比特流中恢復低速并行比特流。通過基于高速參考頻率對低速并行比特流進行串行化和解串行化，可在高速串行總線上傳達高速并行比特流和低速并行比特流而無需附加串化器和解串器，從而降低了傳送方電路和接收方電路兩者中的組件成本和實現復雜性。

在一方面中，提供了一種數據傳送方電路。該數據傳送方電路包括串化器電路，該串化器電路被配置為基于高速參考頻率串行化對應于高速比特率的高速并行比特流，以生成用于在高速串行總線上進行傳輸的高速串行比特流。該數據傳送方電路還包括數據處理電路。該數據處理電路被配置為接收對應于比高速比特率更慢的低速比特率的低速并行比特流。該數據處理電路還被配置為將低速并行比特流轉換成對應于高速比特率的高速并行比特流。該數據處理電路還被配置為將所轉換的高速并行比特流提供給串化器電路。