[發明專利]具有高速緩存的存儲器模塊操作的存儲器系統有效
| 申請號： | 201680057520.3 | 申請日： | 2016-09-09 |
| 公開（公告）號： | CN108139978B | 公開（公告）日： | 2023-03-03 |
| 發明（設計）人： | F·A·韋爾;K·L·賴特;J·E·林斯塔特;C·漢佩爾 | 申請（專利權）人： | 拉姆伯斯公司 |
| 主分類號： | G06F12/0868 | 分類號： | G06F12/0868;G06F12/0888 |
| 代理公司： | 北京市金杜律師事務所 11256 | 代理人： | 酆迅;辛鳴 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 具有 高速緩存 存儲器 模塊 操作 系統 | ||
1.一種存儲器模塊，包括：
用于耦合到總線的管腳接口，所述總線具有第一寬度；
包括至少一個存儲類存儲器SCM部件的SCM存儲器空間；
包括至少一個DRAM部件的DRAM存儲器空間；其中所述DRAM存儲器空間的第一區域作為所述SCM存儲器空間的高速緩存的區域而被操作以提供用于涉及所述SCM部件的事務的高速緩存功能；并且
其中所述存儲器模塊在利用所有所述第一寬度的第一模式中和在利用所述第一寬度的一部分的第二模式中操作；
還包括：
用以緩沖所述至少一個SCM部件與存儲器控制器之間的操作的緩沖器電路，所述緩沖器電路包括被耦合到所述至少一個SCM部件的主要接口和輔助接口；
其中所述緩沖器電路包括用以在被耦合到所述主要接口的多個路徑中的任何路徑與被耦合到所述輔助接口的多個路徑中的任何路徑之間路由數據的導引邏輯，
其中所述導引邏輯還包括用以在被耦合到所述主要接口的所述多個路徑中的任何路徑到被耦合到所述主要接口的多個路徑中的任何其它路徑之間路由數據的旁路電路，
其中所述旁路電路還可操作用以在用于耦合到所述主要接口的具有第一寬度的一半的端口與第二存儲器模塊之間經過所述存儲器模塊傳遞事務。
2.根據權利要求1所述的存儲器模塊，其中：
所述DRAM存儲器空間包括可作為直接地訪問的存儲器而操作的第二區域。
3.根據權利要求1或者2所述的存儲器模塊，其中所述緩沖器電路還包括：
標簽比較電路，用以比較傳入標簽地址和與所述DRAM高速緩存關聯的存儲的標簽地址，
還包括：
沿著所述存儲器模塊被分布的匹配鏈路，所述匹配鏈路用以向所述緩沖器電路中的每個緩沖器電路傳達匹配信號。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于拉姆伯斯公司，未經拉姆伯斯公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201680057520.3/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：具有可編程預取器的處理器
- 下一篇：數據處理裝置和操作數據處理裝置的方法
