[發明專利]碳化硅基板

有效

• 申請號: 201680056320.6
• 申請日: 2016-10-12
• 公開（公告）號: CN108026664B
• 公開（公告）日: 2020-11-13
• 發明（設計）人: 梶直樹;上田俊策;堀勉;原田真
• 申請（專利權）人: 住友電氣工業株式會社
• 主分類號: C30B29/36
• 分類號: C30B29/36
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 王海川;穆德駿

本發明涉及一種碳化硅基板，其多數載流子密度為1×10¹⁷cm^?3以上，使得在除了自主表面的外周起算的距離為5mm以內的區域之外的區域中，通過μ?PCD分析得到的少數載流子壽命的標準偏差為0.7ns以下。

技術領域

本發明涉及一種碳化硅基板。

本申請要求基于2015年10月27日提交的日本申請2015-210672號的優先權，并通過引用的方式將其全部內容并入本文中。

背景技術

已經開發了進行熱等靜壓的技術以減少在碳化硅基板制造中的缺陷和變形(例如參見專利文獻1)。據認為如果能夠減少碳化硅基板中的缺陷和變形，則會提高半導體裝置的制造中的成品率。專利文獻1還公開了，通過μ-PCD(微波光導率衰減)測量的在徑向方向上的載流子壽命的差異的減小能夠表明在碳化硅基板的變形方面的改善。

現有技術文獻

[專利文獻]

[專利文獻1]日本特開2009-256159號公報

發明內容

本文中公開的實施方案的碳化硅基板為其多數載流子密度為1×10¹⁷cm^-3以上的碳化硅基板。在除了自主表面的外周起算的距離為5mm以內的區域之外的區域中，通過μ-PCD分析得到的少數載流子壽命的標準偏差為0.7ns以下。

附圖說明

圖1是顯示基板的結構的示意性剖視圖。

圖2是用于說明通過μ-PCD進行分析的方法的示意性平面圖。

圖3是顯示制造碳化硅基板的示意性方法的流程圖。

圖4是用于說明制造碳化硅基板的方法的示意性剖視圖。

圖5是用于說明制造碳化硅基板的方法的示意性剖視圖。

具體實施方式

在使用比硅基板更昂貴的碳化硅基板制造半導體裝置時，成品率的提高是至關重要的。因此，本發明的目的之一是提供在制造半導體裝置時能夠提高成品率的碳化硅基板。

[實施方案的說明]

首先列出并說明本申請中公開的技術的實施方案。本申請的碳化硅基板是其多數載流子密度為1×10¹⁷cm^-3以上的碳化硅基板。在這樣的碳化硅基板中，在除了自主表面的外周起算的距離為5mm以內的區域之外的區域中，通過μ-PCD分析得到的少數載流子壽命的標準偏差為0.7ns以下。

本發明人已經對在使用多數載流子密度為1×10¹⁷cm^-3以上的碳化硅基板制造半導體裝置時提高成品率的措施進行了研究，所述碳化硅基板可用于制造諸如SBD(肖特基(Schottky)勢壘二極管)和MOSFET(金屬氧化物半導體場效應晶體管)的半導體裝置。結果發現，減小通過μ-PCD分析得到的基板主表面中的少數載流子壽命的標準偏差能夠減小半導體裝置的導通電阻的變動。更具體地，通過在除了自主表面的外周起算的距離為5mm以內的區域之外的區域中將少數載流子壽命的標準偏差保持在0.7ns以下，可有效地減小半導體裝置的導通電阻的變動。

在本申請的碳化硅基板中，在除了自主表面的外周起算的距離為5mm以內的區域之外的區域中，通過μ-PCD分析得到的少數載流子壽命的標準偏差為0.7ns以下。這樣的配置能夠有效地減小通過使用所述碳化硅基板制造的半導體裝置的導通電阻的變動。結果，本申請的碳化硅基板能夠提高制造半導體裝置的成品率。

在上述碳化硅基板中，標準偏差可以為0.4ns以下。這樣的配置可以進一步提高制造半導體裝置的成品率。