[發(fā)明專利]用于SRAM應用的單端位線電流讀出放大器

有效

• 申請?zhí)枺?/td>: 201680053778.6
• 申請日: 2016-09-01
• 公開（公告）號: CN108028057B
• 公開（公告）日: 2021-08-27
• 發(fā)明（設計）人: A·福里特斯徹;S·卡爾亞楠蘇德拉曼;M·B·庫格爾;J·皮利爾
• 申請（專利權(quán)）人: 國際商業(yè)機器公司
• 主分類號: G11C7/02
• 分類號: G11C7/02
• 代理公司: 中國貿(mào)促會專利商標事務所有限公司 11038
• 代理人: 邊海梅

用于SRAM應用的單端位線電流檢測放大器本發(fā)明涉及用作存儲器單元組的存儲器布置中的讀出放大器的電流感測讀出放大器，其中在每個存儲器單元組中，單元包括至少一個通過位線連接到讀出放大器的讀出端口，并且其中所述讀放大器連接到數(shù)據(jù)輸出。電流感測讀出放大器包括電壓調(diào)節(jié)器，以將位線電壓保持在電源電壓以下和地之上的恒定電壓電平；測量電路，用于檢測輸入信號中的高電流值和低電流值；以及發(fā)生器在檢測到高電流值輸入時產(chǎn)生高電壓電平輸出信號，并且當檢測到低電流電平值時產(chǎn)生低電壓電平輸出信號。

背景技術

本發(fā)明一般的涉及電流感測讀出放大器，包括所述電流感測讀出放大器的存儲器電路，并且更為具體的涉及包括存儲器電路的處理器以及用于在位線上放大數(shù)據(jù)信號的方法。

集成電路用于各種電子應用，從簡單的設備(如手表)到最復雜的計算機系統(tǒng)。由于希望降低功耗，低功率電路變得越來越普遍。尤其是，功耗已成為深亞微米技術制造的高性能電路設計(工作頻率為1千兆赫及以上)成品率的限制因素。低功率設計也是優(yōu)選的，因為它們表現(xiàn)出較小的電源噪聲，并且在制造變化方面提供更好的容差。而且，用戶要求更大更快的存儲器，這增加了功耗。

在諸如動態(tài)隨機存取存儲器(DRAM)或靜態(tài)隨機存取存儲器(SRAM)的半導體存儲器件中，在讀出操作中讀出的數(shù)據(jù)順序地經(jīng)過多個讀出放大器并隨后被輸出。由于存儲單元具有低信號驅(qū)動能力，所以數(shù)據(jù)信號被一個或多個位線讀放大器放大，直到它最終到達存儲器輸出。

近來的趨勢已經(jīng)看到半導體存儲器件的集成密度增加并且其電壓降低。密度的增加導致數(shù)據(jù)線上的負載電容增加，降低了存儲器件的讀出速度。為了解決這個問題，US2011/0069568A1提出了一種半導體存儲器件，其包括多個存儲器單元陣列塊，位線讀出放大器，可被控制為導通或截止的本地讀出放大器，數(shù)據(jù)讀出放大器，和一個控制器。

隨著技術的進步和接近14納米半導體器件制造節(jié)點，功耗的進一步提高可能是可取的。

發(fā)明內(nèi)容

將在下面的描述中部分地闡述另外的方面和/或優(yōu)點，并且通過描述而將部分地清楚，或者可以通過實踐本發(fā)明而了解。

根據(jù)一個方面，本發(fā)明涉及一種電流感測讀出放大器，其用作存儲器單元組的存儲器布置中的讀出放大器，其中在每一個存儲器單元組中，單元包括通過以下方式連接到讀出放大器的至少一個讀出端口：位線，并且其中所述讀放大器連接到數(shù)據(jù)輸出端。電流感測讀出放大器包括電壓調(diào)節(jié)器，以將位線電壓保持在電源電壓以下且高于地的恒定電壓電平；測量電路，用于檢測輸入信號中的高電流值和低電流值；以及發(fā)生器，用于在檢測到高電流值輸入時產(chǎn)生高電壓電平輸出信號，并且當檢測到低電流電平值時產(chǎn)生低電壓電平輸出信號。

示例性實施例的優(yōu)點允許減少在位線上發(fā)生的電壓擺動，因此電容具有較低的功耗。此外，通過實施示例性實施例，可以特別快地檢測到與SRAM單元的內(nèi)容對應的電流。

附圖說明

從以下結(jié)合附圖的描述中，本發(fā)明的某些示例性實施例的以上和其他方面、特征以及優(yōu)點將變得更加明顯，其中：

圖1示出了使用電壓讀出方案的存儲器電路,

圖2示出了在電壓感測方案中隨時間的全局位線電壓的發(fā)展,

圖3示出了使用電流讀出方案的存儲器電路,

圖4示出了使用電流感測讀出放大器的存儲器電路,

圖5A和5B分別示出了電壓讀出方案和電流讀出方案的比較,

圖6示出了電流感測讀出放大器,

圖7顯示了一個電流傳感器,

圖8示出了圖7的電流傳感器的特性,

圖9示出了平均電流消耗與SRAM條目數(shù)量的關系，以及

圖10示出了襯底表面消耗。