[發明專利]包封基板的方法

有效

• 申請號: 201680050296.5
• 申請日: 2016-08-31
• 公開（公告）號: CN107924810B
• 公開（公告）日: 2022-09-30
• 發明（設計）人: 李光雄;李永堅;陳全勝;尤金·A.·菲茲拉德;阮越強
• 申請（專利權）人: 南洋理工大學;麻省理工學院
• 主分類號: H01L21/00
• 分類號: H01L21/00;H01L27/00;H01L29/00
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 鄭小粵

公開了一種包封基板(202)的方法(200)，其中，所述基板具有至少下列層：CMOS器件層(204)、不同于硅的第一半導體材料層(206)、及第二半導體材料層(208)，所述第一半導體材料層設置于所述CMOS器件層與所述第二半導體材料層之間。所述方法包括：(i)沿周向移除(252)所述基板的邊緣處的一部分；及(ii)在所述基板上沉積(254)介電材料以替代在步驟(i)中被移除的部分，以便包封至少所述CMOS器件層及所述第一半導體材料層。還公開了相關的基板。

技術領域

本發明涉及一種包封基板的方法，且更具體地，涉及一種包封基板的方法，以實現CMOS兼容。

背景技術

硅互補型金屬氧化物半導體(Si-CMOS)在過去五十年間支配半導體產業，通過應用摩爾定理將CMOS晶體管器件成比例縮小，使得集成電路(IC)及微電子具有持續且顯著的技術進步。但是，當今最先進的CMOS器件已縮減到其尺寸僅為數個原子的量級的地步，且正快速接近在物理上及經濟上排除進一步有意義的成比例縮小的地步。因此，可能需要使用不同方法來實現任何未來的IC性能增益，其中最具前景的一種方法為使用新的半導體材料生產混合型器件，例如，化合物半導體(例如，III-V半導體等)，其具有比硅更佳的電學性質及光學性質。使用這些新材料的最有利方式并非使其全部替代硅，而是采用每一種材料來制造集成電路的特定的功能性部分。例如，Si-CMOS的高集成密度使其在生產數字化處理及邏輯應用所期望的功能性部分方面是理想的，而各種III-V材料高度適用于制造光電及RF/無線應用所期望的功能性部分，及高能量儲存密度的Li基材料在生產集成微電池方面是最佳的。因此，挑戰之處在于單片式集成不同類型的材料，以使得電路的不同功能性部分能流暢且有效率地一起運作，同時占據最小的芯片覆蓋區域(footprint)。

實際單片式集成需要在不影響標準CMOS制造工藝(即，無污染)的情況下，在商用CMOS制造設備中在CMOS電路內加工不同材料。這是因為，由于過去數十年大規模投資，與用于其它類型的電子材料的等同物相比，CMOS產業及基礎設施發展程度最高且最先進。因此，這一般要求非CMOS材料在使用CMOS兼容工具的加工期間永不被刻蝕或暴露，上述非CMOS材料通常被視為(且有時，在極特別情況中，被認為是真正的)CMOS污染物。

對此，最近有文獻報導有關避免CMOS與III-V材料間的交叉污染，其中，所提出的解決方案為選擇性地生長(LED的)III-V層，然后，以薄硅層覆蓋此III–V材料–見圖1。如圖1所示，LED的底接觸接入硅覆晶格加工基板(silicon-on-lattice-engineered substrate)(SOLES)晶圓100的100％鍺(Ge)覆蓋部。

但是，在制得的非CMOS層位于Si-CMOS層上方或下方的情況中，與SOLES晶圓100的情況相似的是，由于非CMOS區域并未被局限于氧化物阱內，在相關晶圓的邊緣處的(這些層的)非CMOS材料仍可能會暴露出。

因此，本發明的目的之一是解決現有技術中的這些問題中的至少一個問題，和/或提供可用于本領域的選擇。

發明內容

根據第一方面，提供一種包封基板的方法，所述基板具有至少下列層：CMOS器件層、不同于硅的第一半導體材料層、及第二半導體材料層，所述第一半導體材料層設置于所述CMOS器件層與所述第二半導體材料層之間。所述方法包括：(i)沿周向移除所述基板的邊緣處的一部分；及(ii)在所述基板上沉積介電材料以替代在步驟(i)中被移除的所述部分，以便包封至少CMOS器件層及第一半導體材料層。

有利地，所提出的方法使得基板的CMOS器件層及第一半導體材料(其是非CMOS，且不同于硅)層被包封，使得當基板隨后回到半導體代工廠進行后端加工時，第一半導體材料層不會暴露而污染代工廠中CMOS兼容工具。

優選地，第一半導體材料可包括第III-V族半導體材料、或組合不同III-V半導體材料而形成的材料。