[發明專利]包封基板的方法

有效

• 申請號: 201680050296.5
• 申請日: 2016-08-31
• 公開（公告）號: CN107924810B
• 公開（公告）日: 2022-09-30
• 發明（設計）人: 李光雄;李永堅;陳全勝;尤金·A.·菲茲拉德;阮越強
• 申請（專利權）人: 南洋理工大學;麻省理工學院
• 主分類號: H01L21/00
• 分類號: H01L21/00;H01L27/00;H01L29/00
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 鄭小粵

1.一種包封基板的方法，該基板具有至少下列層：CMOS器件層、不同于硅的第一半導體材料層、及第二半導體材料層，所述第一半導體材料為第III-V族半導體材料、或組合不同的III-V半導體材料而形成的材料，所述第一半導體材料層設置于所述CMOS器件層與所述第二半導體材料層之間，使得第一半導體材料層、CMOS器件層和第二半導體材料層的相鄰邊緣限定基板的周圍邊緣，所述方法包括：

(i)移除所述周圍邊緣的一部分，被移除的部分包括CMOS器件層的一部分和第一半導體材料層的一部分；以及

(ii)在所述基板上沉積介電材料以替代在步驟(i)中被移除的所述部分，以便包封至少所述CMOS器件層及所述第一半導體材料層，使得第一半導體材料層不被暴露。

2.如權利要求1所述的方法，其中，所述第III-V族半導體材料包括GaN、InGaP、AlGaAs、InGaAsP、InGaN、AlGaN、GaAs、Ge、或InGaAs。

3.如權利要求1或2所述的方法，其中，所述第二半導體材料包括硅或CMOS兼容材料。

4.如權利要求1或2所述的方法，其中，所述CMOS器件層包括基于絕緣體上硅的器件。

5.如權利要求1或2所述的方法，其中，移除所述周圍邊緣的一部分包括使用反應離子刻蝕、或感應耦合等離子體反應離子刻蝕來移除。

6.如權利要求5所述的方法，其中，在步驟(i)之前，所述方法進一步包括：

若使用反應離子刻蝕或感應耦合等離子體反應式離子刻蝕時，使用卡普頓膠帶將晶圓掩模可移除地附著于所述CMOS器件層上。

7.如權利要求6所述的方法，其中，所述晶圓掩模由硅形成。

8.如權利要求1或2所述的方法，其中，移除所述基板的所述部分包括使用邊緣修整來移除。

9.如權利要求1或2所述的方法，其中，在所述基板上沉積介電材料包括在與所述第一半導體材料層相對且與所述基板的水平軸線實質上平行的所述CMOS器件層的表面上沉積介電材料層，所述方法進一步包括：

(iii)使所述基板平面化以至少部分地移除沉積在所述CMOS器件層的表面上的所述介電材料層。

10.如權利要求9所述的方法，其中，使所述基板平面化包括使用化學機械式拋光來平面化。

11.如權利要求1或2所述的方法，其中，所述介電材料選自由氧化鋁、氮化鋁、二氧化硅、氮化硅、合成鉆石及氮化硼所組成的組。

12.如權利要求1或2所述的方法，其中，在所述基板上沉積所述介電材料包括使用等離子體增強化學氣相沉積來沉積。

13.如權利要求9所述的方法，其中，在步驟(iii)之后，所述方法進一步包括：

(iv)在與所述第一半導體材料層相對的所述第二半導體材料層的表面上沉積所述介電材料。

14.如權利要求9的方法，其中，在步驟(iii)或步驟(iv)之后，所述方法進一步包括：

(v)使所述基板退火以使所沉積的介電材料致密化。

15.如權利要求1或2所述的方法，其中，移除所述周圍邊緣的一部分包括部分地移除所述第二半導體材料層的邊緣的一部分。

16.如權利要求6所述的方法，進一步包括：

在實施步驟(ii)期間，維持所述晶圓掩模附著在所述CMOS器件層上。