[發明專利]靜態隨機存取存儲器單元的存儲單元布置及相關設計結構

有效

• 申請號: 201680045489.1
• 申請日: 2016-07-29
• 公開（公告）號: CN107924694B
• 公開（公告）日: 2021-07-09
• 發明（設計）人: A·弗里奇;A·羅森菲爾德;R·索特;D·文德爾
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G11C7/12
• 分類號: G11C7/12
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 于靜;張亞非

可以提供SRAM單元組的存儲單元布置，其中在每個組中，多個SRAM單元通過至少一個公共局部位線連接到局部讀放大器的輸入。所述放大器的輸出連接到共享全局位線。全局位線連接到預充電電路，并且所述預充電電路適于在讀取數據之前用可編程預充電電壓對所述全局位線預充電。所述預充電電路包括：限幅電路，所述限幅電路包括連接到全局位線的預充電調節器電路以用可編程預充電電壓對所述全局位線進行預充電，以及評估和轉換電路，其連接到所述預充電調節器電路和所述全局位線來補償全局位線的漏電流而不改變其電壓電平。

背景技術

本發明一般涉及SRAM單元的讀取預充電電平，更具體地涉及SRAM單元組的存儲單元布置。本發明還涉及相關的設計結構。

SRAM單元通常以多米諾邏輯結構布置，其中兩個或多個SRAM(靜態隨機存取存儲器)單元與局部位線并聯連接。局部位線和共享全局位線之間的放大器有助于將局部位線與全局位線分開。典型地，在讀操作之前，局部位線和全局位線兩者都可以被預充電到高電平，并且在讀取操作期間可以被放電或“下拉”到地。這可以實現比直接檢測全局位線狀態更高的讀取率。可以通過激活單元的字線來選擇特定的單元來讀取。如果放電的局部位線是耦合到全局位線的位線，則局部位線的放電可激活放電全局位線的邏輯。

使用該機制來檢測SRAM單元的狀態，這可能不需要將局部位線和/或全局位線預充電到全部Vdd(也被稱為電源電壓)。換句話說，可能不需要全面的預充電。

其它文件已經處理了這個領域。例如，專利號為8,947,970B2的美國專利公開了“一種存儲器件包括多個靜態隨機存取存儲器(SRAM)位單元以及字線驅動器，所述字線驅動器被耦合以向位單元提供字線信號。所述字線驅動器接收在字線信號被斷言并隨后解除斷言時保持有效的全局字線信號。”

申請號為2010/0296354-A1的美國專利申請公開了一種靜態隨機存取存儲器，其包括“存儲器單元，其連接到一對位線并且被提供有來自第一電源的電源電壓，與一對位線連接的預充電電路..以及連接在預充電電路和第一電源之間的降壓電路。”

但是，與全局位線有關的問題仍然存在。全局位線建立一個固有的電容器。因為多個上述放大器可以連接到全局位線，所以全局位線在SRAM單元的讀取操作期間需要大量的預充電功率。由于SRAM單元可以在讀取操作的第一階段中被預充電并且在評估階段中被放電，取決于SRAM單元的內容，在每個存儲器周期期間約50％的全局位線被充電和/或放電。可能需要等于工作頻率乘以全局位線的有效電容乘以電源電壓(Vdd)乘以預充電電壓的功率。這可能對SRAM陣列的功耗有很大的貢獻。由于SRAM單元通常用作處理器中的1級或2級高速緩存，因此這些SRAM陣列的功耗對處理器的功耗有很大的影響。

因此，可能需要降低在讀操作的第一階段中預充電全局位線所需的功率量。

發明內容

這種需要可以通過根據獨立權利要求的靜態隨機存取存儲器(SRAM)單元組的存儲單元布置以及設計結構來解決。

根據本發明的一個方面，可以提供SRAM單元組的存儲單元排列。在每個組中，多個SRAM單元可以通過至少一個公共局部位線連接到局部讀放大器的輸入。所述放大器的輸出可以連接到共享全局位線，所述共享全局位線可以連接到預充電電路。預充電電路可以適用于在讀數據之前用可編程的預充電電壓對共享全局位線進行預充電。預充電電路可以包括限幅電路。限幅電路可以包括連接到共享全局位線的預充電調節器電路(pre-chargeregulator circuit)，以用可編程預充電電壓對全局位線進行預充電。評估和轉換電路可連接到預充電調節器電路和全局位線以補償全局位線的泄漏電流而不改變其電壓電平。