[發明專利]靜態隨機存取存儲器單元的存儲單元布置及相關設計結構

有效

• 申請號: 201680045489.1
• 申請日: 2016-07-29
• 公開（公告）號: CN107924694B
• 公開（公告）日: 2021-07-09
• 發明（設計）人: A·弗里奇;A·羅森菲爾德;R·索特;D·文德爾
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G11C7/12
• 分類號: G11C7/12
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 于靜;張亞非

1.一種靜態隨機存取存儲器(SRAM)單元的存儲單元布置，包括：

一個或多個SRAM單元組，

其中所述一個或多個SRAM單元組中的每一個包括兩個或兩個以上SRAM單元，所述SRAM單元通過至少一個公共局部位線連接到局部讀放大器的輸入，并且

其中所述局部讀放大器的輸出連接到共享全局位線，所述共享全局位線連接到預充電電路，所述預充電電路適于在讀取數據之前利用可編程預充電電壓對所述共享全局位線進行預充電，所述預充電電路包括限幅電路，所述限幅電路包括：

預充電調節器電路，所述預充電調節器電路連接到所述共享全局位線以利用所述可編程預充電電壓預充電所述共享全局位線；和

評估和轉換電路，連接到所述預充電調節器電路和所述共享全局位線，以補償所述共享全局位線的泄漏電流而不改變所述全局位線的電壓電平，

其中所述預充電調節器電路包括：

第一p型場效應晶體管p-FET，其源極連接到電源電壓并且其漏極連接到預充電開關的第一端子，所述預充電開關的第二端子連接到所述共享全局位線；和

第一n型場效應晶體管n-FET，其源極與預充電開關的第一端連接，其中所述第一n-FET的漏極連接到第一p-FET的柵極和第一可編程電阻器的第一端子，所述第一可編程電阻器的第二端子連接到所述電源電壓，

其中所述第一n-FET的柵極連接到參考電壓(Vref)信號。

2.根據權利要求1所述的SRAM單元的存儲單元布置，其中所述可編程預充電電壓低于電源電壓值的一半。

3.根據權利要求1所述的SRAM單元的存儲單元布置，其中所述評估和轉換電路包括：

第二n-FET，其源極連接到共享的全局位線并且其漏極連接到第二可編程電阻器的第一端子，所述第二可編程電阻器的第二端子連接到電源電壓，

其中所述第二n-FET的柵極連接到所述Vref信號，以及

其中全局位線輸出端子連接到所述第二n-FET的漏極。

4.根據權利要求1所述的SRAM單元的存儲單元布置，其中所述Vref信號適于控制所述共享全局位線的預充電電平。

5.根據權利要求1所述的SRAM單元的存儲單元布置，其中所述預充電調節器電路包括：

第二p-FET，其漏極連接到共享全局位線并且其源極連接到電源電壓，其中，所述第二p-FET的柵極連接到第三p-FET的漏極，所述第三p-FET的源極連接到所述電源電壓；

第四p-FET，其漏極連接到所述第二p-FET的柵極并且其源極連接到所述電源電壓；以及

第三n-FET，其漏極連接到所述第二p-FET的柵極并且其源極連接到第四n-FET的漏極，所述第四n-FET的源極連接到所述共享全局位線，其中所述第四n-FET的柵極和所述第三p-FET的柵極一起連接到全局位線預充電線，其中所述第三n-FET的柵極連接到Vref信號，并且其中所述第四p-FET的柵極連接到p偏置電壓(Vbias-p)信號。

6.根據權利要求5所述的SRAM單元的存儲單元布置，其中第五n-FET的漏極連接到所述共享全局位線，其中所述第五n-FET的源極接地，并且其中所述第五n-FET的柵極連接到n偏置電壓(Vbias-n)信號，適于使所述預充電調節器電路和所述評估和轉換電路保持穩定工作狀態。