[發(fā)明專利]集成的夾具和引線以及制作電路的方法

有效

• 申請?zhí)枺?/td>: 201680033968.1
• 申請日: 2016-05-11
• 公開（公告）號: CN107636828B
• 公開（公告）日: 2020-09-22
• 發(fā)明（設計）人: M·澀谷;M·吉野
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L27/00;H01L21/60
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 徐東升;趙蓉民

一種電路包括耦合到電路中的至少一個組件的導電夾具(502)。至少一個引線部分(552)位于夾具的一端上。該電路進一步包括第一引線框架，該第一引線框架具有設定尺寸(444)以接收至少一個引線部分(552)的至少一個開口。至少一個引線部分(552)被接收在至少一個開口(444)中，并且至少一個引線部分(552)是電路的外部導體。

背景技術

一些集成電路具有無引腳封裝，諸如將集成電路物理地和電氣地耦合到印刷電路板的方形扁平無引腳(QFN)器件和雙排扁平無引腳(DFN)器件。扁平無引腳器件(也被稱為微引線框架(MLF)器件和小外形無引腳(SON)器件)基于表面安裝技術，該技術將集成電路連接到印刷電路板的表面，而無需印刷電路板中的通孔。在一些示例中，扁平無引腳封裝是接近芯片尺寸的塑料包封封裝件，通常用平面銅引線框架襯底制造。封裝件上的周邊焊盤(land)提供與印刷電路板的電耦合。焊盤用作觸點并且可以被稱為集成電路內部的引線，但是這些引線不會延伸超出集成電路封裝件的邊界。

一些集成電路和其它電子器件具有耦合到電路和器件內的電子組件的導電夾具。這些夾具可以在第一平面上，并且電路和器件的引線或觸點可以在第二平面上。夾具被焊接或以其它方式電氣地和/或機械地結合到引線，這在器件和集成電路的外部觸點之間產生額外的電阻。該結合也在電路和器件中提供了弱點(weak spot)。例如，這些結合很容易發(fā)生破裂和其它故障，這可能使電路和器件不能工作。

發(fā)明內容

一種電路包括耦合到電路中的至少一個組件的導電夾具。至少一個引線部分位于夾具的一端上。該電路進一步包括具有設定尺寸以接收至少一個引線部分的至少一個開口的第一引線框架。至少一個引線部分被接收在至少一個開口中，并且至少一個引線部分是電路的外部導體。

附圖說明

圖1是器件的一部分的側視截面圖，示出了夾具與引線之間的結合。

圖2是圖1的整個器件的頂視等距視圖，示出了夾具與引線之間的結合。

圖3是圖1和圖2的夾具與引線之間的結合的放大剖視圖，示出了結合中的裂縫的位置。

圖4是第一引線框架的示例的頂視平面圖。

圖5是第二引線框架的示例的頂視平面圖。

圖6是示出圖4的引線框架上的凸片的示例的剖視正視圖。

圖7是圖4和圖5的引線框架在被放在一起之后的頂視平面圖。

圖8是在模鍛工藝之后附接到引線的圖5的夾具的側面正視圖。

圖9是包含第一FET器件和第二FET器件的結構的側面剖視圖。

圖10是制造圖9的結構的示例方法的流程圖。

具體實施方式

圖1是電子器件100的一部分的側視截面圖，示出了夾具102與引線104之間的結合。器件100的示例包括方形扁平無引腳(QFN)封裝或者雙排扁平無引腳(DFN)封裝中的集成電路。夾具102是諸如銅的導電材料，其耦合到電路或集成電路內的至少一個電子組件(圖1中未示出)。在一些實施例中，夾具102電耦合到至少一個場效應晶體管(FET)的源極或漏極。引線104也是導電材料并且用作器件100的引線以將器件100耦合到其它電子器件。例如，引線104可以將器件100電子地和機械地耦合到印刷電路板上的導體。

器件100被嵌入到通過常規(guī)模制技術施加的模具106中。引線104具有未被模具106包圍的表面107，并且用作器件100的導電焊盤。在將器件100組裝到印刷電路板(未示出)期間，表面107被設置在結合材料(諸如印刷電路板的表面上的焊料)上。在固化結合材料之后，器件100被電氣地和機械地耦合到印刷電路板，而無需使用印刷電路板中的通孔。