[發明專利]用于在多個拓撲結構中使用的裝置及其方法

有效

• 申請號: 201680030441.3
• 申請日: 2016-05-25
• 公開（公告）號: CN107667358B
• 公開（公告）日: 2021-07-13
• 發明（設計）人: J·S·尼爾;D·F·卡特;S·J·羅賓遜;M·K·帕特爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F13/40
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

公開了具有支持多個拓撲結構的結構互連的裝置和使用相同結構互連的方法。在一個實施例中，裝置包括模式存儲器，所述模式存儲器用于存儲指示多個模式中的一個模式的信息；以及第一結構，其在多個模式中可進行操作，其中，所述結構包括耦合至模式存儲器的邏輯，所述邏輯用于根據由信息指示標識的模式來控制對由第一結構接收到的向存儲器的讀取請求和寫入請求的處理。

技術領域

本發明的實施例涉及計算系統的領域；較具體地，本發明的實施例涉及具有用于將多個設備耦合至存儲器的結構的系統。

背景技術

當計算系統處于發展時，其中組件正變得愈加復雜。結果，用于在組件之間進行耦合和通信的互連架構的復雜度也在增加以確保帶寬要求被滿足用于最佳組件操作。此外，不同的市場區段需要互連架構的不同方面以適應市場的需求。

片上系統(SoC)包括用于將不同設備連接至系統存儲器的結構互連。SoC利用不同的結構互連拓撲結構。這些結構是相干結構。所選擇的SoC 拓撲結構的一個關鍵特性是存儲器控制器的連接性。在一些拓撲結構中，存儲器控制器直接連接至相干結構使得系統中的所有中央處理單元(CPU) 和知識產權核(IP)見到存儲器的相干和一致的視圖。在該拓撲結構中，高速緩存代理(例如，CPU中的高速緩存代理)中的硬件和相干結構中的硬件積極地管理高速緩存的狀態使得SoC中的所有代理觀察存儲器的一致視圖。

在其它拓撲結構中，存儲器控制器連接至非相干結構或者直接連接至 IP，允許IP在不遍歷相干結構的情況下來對存儲器進行存取。在該拓撲結構中，軟件根據指令集架構(英特爾架構(IA)指令集架構)使用排序同步、存儲器圍欄和高速緩存刷新操作來管理可高速緩存的數據何時以及如何變得對SoC中的所有代理可見。在該拓撲結構中，硬件也被添加至相干互連結構，其響應于軟件啟動的事務以確保這些軟件啟動的排序事務被適當地處理。

因此，這些SoC不同的拓撲結構使用專門的相干結構，一個結構針對每一拓撲結構。所需的用于支持多個不同類型的結構的成本和設定時間并非小數。

附圖說明

根據以下所給的具體實施方式并且根據發明的各種實施例的附圖，本發明將較充分地被理解，然而，這不應該被當作將發明限制于特定的實施例，而是僅用于解釋和理解。

圖1是具有多核處理器的計算系統的一個實施例的框圖。

圖2是相干結構的一個實施例的框圖。

圖3A-圖3C示出了圖2的相干結構支持的不同拓撲結構。

圖4示出了針對相干結構的一個實施例的在操作的不同模式中執行的排序和相干性操作

圖5示出了由相干結構的一個實施例支持的另一拓撲結構。

圖6是用于支持多個拓撲結構的過程的一個實施例的流程圖。

具體實施方式

在以下描述中，闡明了許多具體細節，例如，處理器和系統配置的具體類型、具體硬件結構、具體架構和微架構細節、具體寄存器配置、具體指令類型、具體系統組件、具體測量/高度、具體處理器流水線階段和操作等的示例，以便提供對本發明的透徹理解。然而，將顯而易見的是，對于本領域技術人員而言，不需要采用這些具體細節來實踐本發明。在其它實例中，公知的組件或方法，例如，特定和替代的處理器架構、針對所描述的算法的特定邏輯電路/代碼、特定固件代碼、特定互連操作、特定邏輯配置、特定制造技術和材料、特定編譯器實施方式、代碼中的算法的特定表達、特定斷電和門控技術/邏輯、以及計算機系統的其它特定操作細節未被具體地描述，以便避免不必要地模糊本發明。