[發明專利]用于低功率陣列的完整有效門控讀取及寫入

有效

• 申請號: 201680025302.1
• 申請日: 2016-03-28
• 公開（公告）號: CN107533857B
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 戴維·保羅·霍夫;杰森·菲利浦·馬爾茲洛夫;羅伯特·安德魯·史維哲
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/12;G11C7/22;G11C8/08;G11C11/419
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

在根據有效/無效狀態限定每一行的陣列(200)中，每一行可各自包含有效門控讀取電路(220)，所述有效門控讀取電路有條件地根據有效位胞元(224)的狀態阻止讀取字線雙態切換，除非所述行存儲具有有效狀態的數據字或讀取強制信號經確證。此外，在寫入操作中，每一行可具有有效門控寫入電路(320)，所述有效門控寫入電路有條件地阻止寫入字線雙態切換，除非待寫入到所述行的輸入數據具有有效狀態或寫入強制信號經確證。此外，除非待讀取的行存儲具有有效狀態的數據字或所述讀取強制信號經確證，否則可阻止輸出鎖存器計時雙態切換，且除非待寫入的所述輸入數據具有有效狀態或所述寫入強制信號經確證，否則也可阻止輸入鎖存器計時。

技術領域

本發明大體上涉及陣列結構功率最優化，且具體而言，涉及低功率陣列中的完整有效門控讀取及寫入電路。

背景技術

具有與每一項相關聯的有效狀態的陣列結構在讀取無效項或寫入無效數據時歸因于不必要地雙態切換(toggle)與對應于無效項的數據位相關聯的網絡(例如比較電路)而不必要地消耗功率。舉例而言，在讀取操作期間，與陣列結構中的每一行相關聯的比較電路將雙態切換，盡管陣列結構中的存儲無效數據字的任何行不提供可使用的輸出。類似地，在有效位被寫入到無效狀態的無效寫入期間，即使由于所述項無效將從不使用所述數據位，仍會寫入所述數據位。舉例而言，在將一或多個線程用以寫入無效數據(例如出于偵錯目的)的多線程應用程序中，即使將不使用無效輸入數據，寫入字線、輸入鎖存器時鐘及內部寫入位線(對于雙軌巨集，其可在高電壓域上)仍將不必要地雙態切換。因此，當在陣列結構中讀取或寫入無效項時，可發生不必要功率消耗，這是因為無效存取可雙態切換字線、位線、高電容輸出及/或其它電路(或網絡)，此可在低功率陣列結構(諸如通常用于電池供電的電子裝置中的所述低功率陣列結構)中尤其是非所要的。特定而言，功率消耗增加可導致較快電池耗用及較短電池壽命，這往往會是對諸多(若非所有)電池供電的電子裝置的重要考量因素。因而，需要減少低功率陣列結構中的在執行無效讀取及/或寫入操作時可發生的不必要功率消耗。

發明內容

以下內容呈現與本文中所公開的一或多個方面及/或實施例相關的簡化總結。因而，不應將以下總結視為關于所有所預期方面及/或實施例的詳盡概述，也不應認為以下總結識別關于所有所預期方面及/或實施例的關鍵或至關重要的要素，或描繪與任何特定方面及/或實施例相關聯的范圍。因此，以下總結的唯一目的在于在下文呈現的詳細描述之前，以簡化形式呈現關于本文中所公開的一或多個方面及/或實施例的某些概念。

根據各種方面，一種存儲器可包括：陣列，其具有經配置以存儲數據字的一或多個行，其中所述一或多個行可各自包含有效門控讀取電路，所述有效門控讀取電路經配置以存儲指示存儲于對應行中的所述數據字是否具有有效狀態的數據，并至少根據所述所存儲的數據有條件地門控所述對應行中的讀取字線路徑。另外，所述存儲器可包含：一或多個輸出鎖存器，其經配置以輸出從所述陣列讀取的數據；及有效門控輸出鎖存器計時，其耦合到所述一或多個輸出鎖存器且耦合到每一行中的所述有效門控讀取電路，其中所述有效門控輸出鎖存器計時可包含經配置以至少根據指示存儲于所述陣列的經索引行中的所述數據字是否具有有效狀態的所述所存儲的數據有條件地門控讀取時鐘的電路，所述讀取時鐘經配置以開啟所述一或多個輸出鎖存器。此外，在各種實施例中，所述有效門控讀取電路及所述有效門控輸出鎖存器計時可各自包含一或多個邏輯門，所述一或多個邏輯門分別經配置以除非所述所存儲的數據指示存儲于所述行中的所述數據字具有有效狀態或所述讀取強制信號經確證，否則阻止所述讀取字線雙態切換以及阻止所述讀取時鐘雙態切換。