[發明專利]用于低功率陣列的完整有效門控讀取及寫入

有效

• 申請號: 201680025302.1
• 申請日: 2016-03-28
• 公開（公告）號: CN107533857B
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 戴維·保羅·霍夫;杰森·菲利浦·馬爾茲洛夫;羅伯特·安德魯·史維哲
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C7/12;G11C7/22;G11C8/08;G11C11/419
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

1.一種存儲器，其包括：

陣列，其具有經配置以存儲數據字的一或多個行，其中所述一或多個行各自包含有效門控讀取電路，所述有效門控讀取電路經配置以存儲指示存儲于對應行中的所述數據字是否具有有效狀態的數據，并至少根據所述所存儲的數據有條件地門控所述對應行中的讀取字線路徑；

一或多個輸出鎖存器，其經配置以輸出從所述陣列讀取的數據；及

有效門控輸出鎖存器計時，其耦合到所述一或多個輸出鎖存器且耦合到每一行中的所述有效門控讀取電路，其中所述有效門控輸出鎖存器計時包含經配置以至少根據指示存儲于所述陣列中的經索引行中的所述數據字是否具有有效狀態的所述所存儲的數據有條件地門控讀取時鐘的電路，所述讀取時鐘經配置以開啟所述一或多個輸出鎖存器。

2.根據權利要求1所述的存儲器，其中每一行中的所述有效門控讀取電路包括至少一個邏輯門，所述至少一個邏輯門經配置以根據指示存儲于所述行中的所述數據字是否具有有效狀態的所述所存儲的數據以及在經確證時強制所述讀取字線雙態切換的讀取強制信號，有條件地門控所述讀取字線路徑。

3.根據權利要求2所述的存儲器，其中所述至少一個邏輯門經配置以除非所述所存儲的數據指示存儲于所述行中的所述數據字具有有效狀態或所述讀取強制信號經確證，否則阻止所述讀取字線雙態切換。

4.根據權利要求2所述的存儲器，其中與所述有效門控輸出鎖存器計時相關聯的所述電路包括至少一個邏輯門，所述至少一個邏輯門經配置以根據指示存儲于所述經索引行中的所述數據字是否具有有效狀態的所述所存儲的數據以及所述讀取強制信號，有條件地門控所述讀取時鐘。

5.根據權利要求4所述的存儲器，其中所述至少一個邏輯門經配置以除非所述所存儲的數據指示存儲于所述行中的所述數據字具有有效狀態或所述讀取強制信號經確證，否則阻止所述讀取時鐘雙態切換。

6.根據權利要求5所述的存儲器，其中所述讀取時鐘具有低預充電狀態且所述至少一個邏輯門包括：

反相器，其經配置以輸出所述讀取強制信號的反相；

OR門，其經配置以接收包括來自所述反相器的輸出及來自所述經索引行中的所述有效門控讀取電路的第一讀取位線輸出的輸入，其中所述第一讀取位線在存儲于所述經索引行中的所述數據字具有無效狀態的情況下雙態切換為邏輯低；及

NAND門，其經配置以接收包括來自所述OR門的輸出及來自所述經索引行中的所述有效門控讀取電路的第二讀取位線輸出的輸入，其中所述第二讀取位線在存儲于所述經索引行中的所述數據字具有有效狀態的情況下雙態切換為邏輯低，其中讀取時鐘信號包括來自所述NAND門的輸出，使得在所述第二讀取位線雙態切換為所述邏輯低以指示存儲于所述經索引行中的所述數據字具有有效狀態或來自所述反相器的所述輸出雙態切換為低以指示所述讀取強制信號經確證時，所述讀取時鐘雙態切換為高。

7.根據權利要求6所述的存儲器，其中所述有效門控輸出鎖存器計時進一步包括自計時推挽式鎖存器，所述自計時推挽式鎖存器耦合到來自所述經索引行中的所述有效門控讀取電路的所述第一讀取位線輸出及所述第二讀取位線輸出。

8.一種用于陣列中的經限定讀取存取的方法，其包括：

至少根據指示存儲于陣列項中的數據字是具有有效狀態還是無效狀態的第一信號，有條件地門控與所述陣列項相關聯的讀取字線；及

至少根據指示存儲于所述陣列項中的所述數據字是具有有效狀態還是無效狀態的所述第一信號，有條件地門控輸出鎖存器時鐘信號。

9.根據權利要求8所述的方法，其進一步包括：

根據在經確證時強制所述讀取字線雙態切換的第二信號，有條件地門控與所述陣列項相關聯的所述讀取字線。