[發(fā)明專利]制備互補(bǔ)器件的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201680018686.4
• 申請(qǐng)日: 2016-05-27
• 公開（公告）號(hào): CN107810543A
• 公開（公告）日: 2018-03-16
• 發(fā)明（設(shè)計(jì)）人: 拉爾斯-埃里克·維爾納松;約翰內(nèi)斯·斯文松;阿尼爾·戴伊
• 申請(qǐng)（專利權(quán)）人: 拉爾斯-埃里克·維爾納松
• 主分類號(hào): H01L21/02
• 分類號(hào): H01L21/02;H01L21/8238;H01L21/8252;H01L27/092;H01L29/06;H01L29/205;H01L29/423;H01L29/775;B82Y10/00
• 代理公司: 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司11112
• 代理人: 顧麗波,井杰

技術(shù)領(lǐng)域

本發(fā)明一般涉及在Si襯底上使用外延技術(shù)來集成互補(bǔ)半導(dǎo)體器件。這些器件或晶體管是實(shí)現(xiàn)包括筆記本電腦、便攜式電子設(shè)備、數(shù)據(jù)服務(wù)器和無線傳感器的各種類型硬件中的邏輯功能、存儲(chǔ)元件或RF部件的重要部件。具體地，本發(fā)明涉及在硅(Si)襯底上集成III-V材料和器件，這將降低成本并提高可制造性。

背景技術(shù)

幾十年來，幾何縮放一直都是集成Si電路的主要技術(shù)驅(qū)動(dòng)力。然而，在最新幾代的技術(shù)中，新材料的集成在持續(xù)的技術(shù)變革中起著重要的作用。對(duì)于未來幾代技術(shù)，III-V族半導(dǎo)體(諸如InAs、InGaAs、GaAs、InP、GaSb、GaInSb、InSb)因?yàn)槠涓哌w移率和注入速度(這將實(shí)現(xiàn)電壓縮放以在維持性能的情況下降低功耗)，所以被認(rèn)為是替代Si作為金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)中的溝道材料的候選。出于競(jìng)爭(zhēng)力，n型晶體管和p型晶體管都需要集成在Si襯底上，然而，III-V材料與Si之間以及與適用于n型晶體管和p型晶體管的材料之間的大晶格失配使得平面外延生長(zhǎng)充滿挑戰(zhàn)。以前在Si平臺(tái)上集成III-V材料的努力涉及轉(zhuǎn)移生長(zhǎng)在單獨(dú)襯底上的溝道材料，或者已經(jīng)利用諸如深寬比捕獲(aspect ratio trapping)的生長(zhǎng)技術(shù)，以避免高缺陷密度。已經(jīng)使用干法轉(zhuǎn)移技術(shù)作為將兩種不同的III-V材料集成在同一平臺(tái)上的一種替代方案，但這種方法不適用于大規(guī)模制造。因此，高度需求在Si上聯(lián)合集成III-V材料以降低成本并提高可制造性的方法。

發(fā)明內(nèi)容

使用新方法來在單個(gè)生長(zhǎng)過程中同時(shí)生長(zhǎng)InAs納米線和InAs/GaSb納米線二者，本文中我們展示了整體集成在Si襯底上的n型和p型、垂直III-V納米線MOSFET。因?yàn)閼?yīng)變可以徑向釋放，所以納米線生長(zhǎng)能夠?qū)崿F(xiàn)直接生長(zhǎng)在例如Si上的高III-V晶體質(zhì)量。該技術(shù)可以用于展示諸如反相器和NAND門的基本CMOS邏輯門，并且說明了我們的方法用于Si上大規(guī)模III-V電路的可行性。此外，它可以用于RF器件以及在InAs/GaSb異質(zhì)結(jié)處形成的軸向隧道場(chǎng)效應(yīng)晶體管(pTFET)。

考慮到以上描述，本發(fā)明的一些實(shí)施例的方面提供了一種技術(shù)，其尋求單獨(dú)地或以任意組合地減輕、緩和或消除本領(lǐng)域中上述缺陷和缺點(diǎn)中的一個(gè)或更多個(gè)。

本發(fā)明的一個(gè)方面涉及在一個(gè)生長(zhǎng)過程中制備至少兩組納米線的方法，包括以下步驟：提供硅平臺(tái)；以及在一個(gè)生長(zhǎng)過程中，使用金顆粒來生長(zhǎng)至少一組III-V n型納米線和至少一組III-V p型納米線，其中，所述金顆粒具有對(duì)于III-V n型納米線的一個(gè)尺寸和對(duì)于III-V p型納米線的一個(gè)尺寸。

本發(fā)明的另一方面涉及一種制備至少兩組納米線的方法，包括以下步驟：提供硅平臺(tái)；在所述硅平臺(tái)上設(shè)置至少兩個(gè)金盤；用電介質(zhì)膜覆蓋所述盤中的至少一個(gè)；在所述盤中的至少一個(gè)盤的所述電介質(zhì)膜中形成開口；使用所述金盤來生長(zhǎng)至少一組III-V n型納米線或至少一組III-V p型納米線；去除所述電介質(zhì)膜；向所述至少一組n型納米線或所述至少一組p型納米線提供至少一個(gè)金種子；以及使用所述至少一個(gè)金種子來生長(zhǎng)至少一組III-V n型納米線或至少一組III-V p型納米線。

該方法還可以包括：所述硅平臺(tái)由p型Si襯底組成。

該方法還可以包括：將InAs層設(shè)置在所述硅平臺(tái)上的步驟。

該方法還可以包括：所述金顆粒具有范圍在3nm至100nm內(nèi)的直徑。

該方法還可以包括：至少一組n型納米線和所述至少一組p型納米線生長(zhǎng)至范圍在10nm至1000nm內(nèi)的相同的高度。

該方法還可以包括：將至少一個(gè)金屬柵極放置為與所述至少一組n型納米線或所述至少一組p型納米線中的一組中的至少一個(gè)納米線接觸。

該方法還可以包括：將至少一個(gè)金屬柵極放置為與所述至少一組n型納米線中的至少一個(gè)納米線和所述至少一組p型納米線中的至少一個(gè)納米線接觸。

該方法還可以包括：所述至少一組n型納米線是n-InAs納米線，并且其中，所述至少一組p型納米線是p-GaSb納米線。

該方法還可以包括：將III-V半導(dǎo)體殼設(shè)置為圍繞所述至少一組p型納米線中的至少一個(gè)p型納米線。

該方法還可以包括：所述III-V半導(dǎo)體殼由InGaAs和/或GaInAsSb組成。

該方法還可以包括：所述納米線是軸向異質(zhì)結(jié)構(gòu)納米線。