[發明專利]電子器件及其制造方法以及電路基板

在審

• 申請號: 201680016340.0
• 申請日: 2016-03-17
• 公開（公告）號: CN107409466A
• 公開（公告）日: 2017-11-28
• 發明（設計）人: 半古明彥
• 申請（專利權）人: 斯坦雷電氣株式會社
• 主分類號: H05K1/09
• 分類號: H05K1/09;H01L21/60;H05K1/02;H05K3/10
• 代理公司: 北京三友知識產權代理有限公司11127
• 代理人: 黃綸偉,朱麗娟

技術領域

本發明涉及在基板上具有電路圖案的電子器件。

背景技術

作為電路圖案的形成方法，廣泛使用利用掩膜對銅箔進行蝕刻的方法，然而這種方法的制造工藝復雜且耗費時間，制造裝置也很昂貴。近些年來為了簡化制造工藝，抑制制造裝置成本，通過印刷而形成電路圖案的所謂印刷型電子產品的技術領域正被廣泛研究。

例如，在專利文獻1中公開了如下的技術：利用噴墨打印機等使包含銅納米粒子的非導電性膜堆積起來，從上方在所形成的膜上照射光，由此使銅粒子熔合，形成導電性的電路。

在先技術文獻

專利文獻

專利文獻1：日本特開2014-116315號公報

發明內容

發明要解決的課題

如專利文獻1中公開的那樣，在使用噴墨打印機等使導電性納米粒子堆積后通過光照射使它們融合而形成電路圖案的方法能夠細致地描繪電路圖案，因此能夠高密度地進行布線。然而，通過納米粒子難以形成厚的導電性膜，無法使大電流流過所形成的電路圖案。因此，存在使用用途被限定的問題。此外，在通過噴墨打印機或凹版膠印印刷法等使導電性納米粒子堆積的情況下，導電性納米粒子會被堆積為截面呈梯形那樣的山型，因此在為了進行高密度布線而縮小間隔時存在局限。

本發明的目的在于，提供能夠對含有導電性納米粒子的電路圖案供給大電流的電子器件。

用于解決課題的手段

本發明為了達成上述目的，本發明的電子器件具有：基板；用于搭載電子部件的區域，其被設置于基板；第1電路圖案，其被配置在區域內，與電子部件電連接；第2電路圖案，其與第1電路圖案連接，從區域的外側對第1電路圖案供給電流；以及電子部件，其被搭載于區域，與第1電路圖案連接。第1電路圖案的一部分或全部由通過對粒徑小于1μm的導電性納米級粒子進行燒結而成的層構成。第2電路圖案的厚度大于第1電路圖案的厚度。

發明效果

根據本發明，在含有導電性納米粒子的第1電路圖案上連接厚膜的第2電路圖案，由此能夠對電子部件供給大電流，因此用途變得廣泛。

附圖說明

圖1是實施方式的電子器件，(a)是俯視圖，(b)是A-A剖視圖，(c)是B-B剖視圖。

圖2的(a)～(h)是表示實施方式的電子器件的第1制造方法的說明圖。

圖3表示實施方式的電子器件的第2制造方法，(a)是俯視圖，(b)是側視圖。

圖4的(a)～(g)是表示實施方式的電子器件的第3制造方法的說明圖，(h)是所制造的電子器件的仰視圖。

具體實施方式

下面對本發明的一個實施方式的電子器件進行說明。

本發明的一個實施方式的電子器件具有：基板；設置在基板上，用于搭載電子部件的區域；第1電路圖案，其被配置于區域內，與電子部件電連接；第2電路圖案，其與第1電路圖案連接，從區域的外側對第1電路圖案供給電流；以及電子部件，其搭載于區域中，與第1電路圖案連接。第1電路圖案的一部分或全部由對粒徑小于1μm的導電性納米級粒子進行燒結而成的層構成。第2電路圖案的厚度大于第1電路圖案的厚度。

在使用噴墨打印機使粒徑在1μm以下的導電性納米級粒子(以下，稱作導電性納米粒子)堆積后利用光進行燒制而形成的電路圖案能夠被描繪成細線，因此能夠高密度地進行布線，然而其方面是難以流過大電流。本發明鑒于這種性質，限制利用導電性納米粒子形成的電路圖案的配置區域，并且連接利用厚膜導電性材料形成的電路圖案，由此使得電流供給變得容易。

此外，本發明的利用厚膜導電性材料形成的電路圖案還可以使用導電性粒子通過光燒制而形成。這種情況下，導電性納米粒子的燒制和利用厚膜導電性材料形成的電路圖案的導電性粒子的燒制都可以利用光來進行，因此可簡化制造工序。

以下，使用附圖來具體說明本發明的實施方式。

使用圖1的(a)、(b)、(c)對本實施方式的電子電路器件進行說明。

圖1的電子電路器件包括具有電路圖案的基板10和電子部件30。在基板10上設置有用于搭載電子部件30的區域20，在區域20內配置有與電子部件30電連接起來的第1電路圖案40。此外，在基板10上配置有第2電路圖案50，第2電路圖案50在區域20的周緣部與第1電路圖案40連接。第2電路圖案50從被配置在區域20的外側的電源60對第1電路圖案40供給電流。