[發(fā)明專利]貼合式半導(dǎo)體晶圓以及貼合式半導(dǎo)體晶圓的制造方法

有效

• 申請?zhí)枺?/td>: 201680014896.6
• 申請日: 2016-02-05
• 公開（公告）號: CN107430982B
• 公開（公告）日: 2020-08-11
• 發(fā)明（設(shè)計(jì)）人: 石川修;加藤正弘
• 申請（專利權(quán)）人: 信越半導(dǎo)體株式會社
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/322;H01L27/12
• 代理公司: 北京京萬通知識產(chǎn)權(quán)代理有限公司 11440
• 代理人: 許天易

本發(fā)明提供一種貼合式半導(dǎo)體晶圓，在主要表面上具有單晶硅層，其中該貼合式半導(dǎo)體晶圓具有一自單晶硅所構(gòu)成的基底晶圓及具有依序向上地位于該基底晶圓上的第一介電質(zhì)層、多晶硅層、第二介電質(zhì)層及該單晶硅層，并且該多晶硅層與該第二介電質(zhì)層之間構(gòu)成為貼合面，以及該基底晶圓與該第一介電質(zhì)層之間形成有載體陷阱層。因此提供能避免掉Trap?rich型的SOI基板中由于BOX氧化膜之中的電荷的影響或雜質(zhì)所導(dǎo)致的基底晶圓的電阻率的低下，并使高頻的基本訊號的失真及一電路向其它電路的環(huán)繞訊號變少，并且量產(chǎn)性為優(yōu)良的貼合式半導(dǎo)體晶圓。

技術(shù)領(lǐng)域

本發(fā)明涉及用為制造高頻集成電路的貼合式半導(dǎo)體晶圓以及該貼合式半導(dǎo)體晶圓的制造方法。

背景技術(shù)

以移動電話為代表的通訊機(jī)器，為追求將對應(yīng)于相異通訊方式及相異頻率的通訊功能予以一體化于同一機(jī)器內(nèi)，并且對于更進(jìn)一步的高功能化與小型化的需求更為顯著地強(qiáng)烈。例如，有在半導(dǎo)體的單一芯片上構(gòu)成：以進(jìn)行數(shù)字或高頻模擬等訊號處理的晶體管為代表的主動組件區(qū)塊；以及以電阻或是電容或是傳感器為代表的被動組件，所組合而成的電路。特別是，在高頻集成電路的內(nèi)部所處理的訊號強(qiáng)度包含有：收訊用的非常微弱的訊號(例如-100dBm程度的訊號強(qiáng)度)，也有發(fā)訊用的大訊號(例如+10dBm程度的訊號強(qiáng)度)，為了使其如同電路設(shè)計(jì)一般地作動，于高頻集成電路的半導(dǎo)體基板上必須在使基本訊號的訊號失真為少的同時，并減少使電路所處理的訊號向鄰近的其它的電路造成環(huán)繞或相互干擾。

再者，用于高頻集成電路而以電阻、電容或是電感為代表的被動組件，在電阻損失部分及浮動電容部分為小，若構(gòu)成電路時的Q值(Q-factor)為不高，則不僅無法以高頻來動作，且將增加損失且增加消耗電流，因此由于難以通過移動電話等的攜帶型機(jī)器中的電池進(jìn)行長時間動作的緣故，所以被動組件的電阻損失部分及雜散電容部分必須為極小值。

在此些高頻集成電路中，貼合式半導(dǎo)體晶圓(具有由硅單晶所構(gòu)成的基底晶圓、基底晶圓上的多晶硅層(亦稱為Trap-rich層)、多晶硅層上的介電層、及介電層上的單晶硅層)，也被稱為Trap-rich型SOI(Silicon on Insulator)基板，近年來成為被實(shí)用化且被大量使用的狀況。用于此情況的基底晶圓的電阻率，由于會有電阻率越高，則高頻的失真與環(huán)繞訊號會越少之故，所以自基底晶圓的量產(chǎn)性的觀點(diǎn)，一般使用1kΩ·cm至4kΩ·cm左右的晶圓。于此，高頻失真及環(huán)繞訊號為較少是指：通過測定二次諧波特性(包含基本頻率的兩倍的頻率成分的比例)而確認(rèn)出二次諧波為小。再者，多晶硅層為了防止位于底部的基底晶圓的翻轉(zhuǎn)而堆積，并且根據(jù)SOI基板整體的扭曲及失真的平衡而使用1μm至2μm程度的厚度。

關(guān)于基底晶圓的電阻率的值與其量產(chǎn)性，有電阻率越低則雜質(zhì)的控制越為容易的緣故，因此能大量生產(chǎn)目標(biāo)電阻率的基板。然而，以現(xiàn)今的單晶硅的量產(chǎn)技術(shù)，當(dāng)電阻率例如目標(biāo)為超過4Ω·cm的高電阻率，為了減少雜質(zhì)的方針的控制則難以實(shí)現(xiàn)，以現(xiàn)狀而言，在極端的情況下，不實(shí)際制作則無法得知電阻率為4kΩ·cm附近的值還是8kΩ·cm附近的值，在工業(yè)上為在極度不安定的條件下進(jìn)行生產(chǎn)。其結(jié)果，具有高電阻率的基底晶圓的生產(chǎn)率變差且價(jià)格也變得非常昂貴。再者，此結(jié)果將導(dǎo)致高頻集成電路的主要市場的移動電話與智能型手機(jī)的半導(dǎo)體芯片的價(jià)格上升，也意味產(chǎn)業(yè)上也變得毫無價(jià)值。

再者，即使高電阻率的基底晶圓的量產(chǎn)為可能，也存在其它的大問題。第一個問題在于，在n型的半導(dǎo)體之中，電阻率為1kΩ·cm的磷的雜質(zhì)濃度為3×10¹²/cm²的程度，且在p型的半導(dǎo)體之中，電阻率為1kΩ·cm的硼的雜質(zhì)濃度為1×10¹³/cm²的程度的極低的狀況，在基底晶圓本身的含氧所產(chǎn)生的施體的影響下，通過熱處理易導(dǎo)致電阻率變化的缺點(diǎn)。此電阻率的變動，將會使基底晶圓的氧氣濃度為低下，在半導(dǎo)體處理中所使用的熱處理溫度的設(shè)定上可能造成需要在某種程度的回避。