[發明專利]貼合式半導體晶圓以及貼合式半導體晶圓的制造方法有效
| 申請號: | 201680014896.6 | 申請日: | 2016-02-05 |
| 公開(公告)號: | CN107430982B | 公開(公告)日: | 2020-08-11 |
| 發明(設計)人: | 石川修;加藤正弘 | 申請(專利權)人: | 信越半導體株式會社 |
| 主分類號: | H01L21/02 | 分類號: | H01L21/02;H01L21/322;H01L27/12 |
| 代理公司: | 北京京萬通知識產權代理有限公司 11440 | 代理人: | 許天易 |
| 地址: | 日本東京都千*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 貼合 半導體 以及 制造 方法 | ||
1.一種貼合式半導體晶圓,為在上表面上具有一單晶硅層,
其中該貼合式半導體晶圓具有自單晶硅所構成的基底晶圓及具有依序向上地位于該基底晶圓上的第一介電質層、多晶硅層、第二介電質層及該單晶硅層,并且該多晶硅層與該第二介電質層之間構成為貼合面,以及
該基底晶圓與該第一介電質層之間形成有載體陷阱層。
2.如權利要求1所述的貼合式半導體晶圓,其中該載體陷阱層為被堆積于該基底晶圓上的多晶硅層。
3.如權利要求1所述的貼合式半導體晶圓,其中該載體陷阱層為通過于該基底晶圓內注入離子所形成的離子注入層。
4.如權利要求1至3中任一項所述的貼合式半導體晶圓,其中該基底晶圓的電阻率為4kΩ·cm以下。
5.一種貼合式半導體晶圓的制造方法,該貼合式半導體晶圓于上表面上具有單晶硅層,該制造方法包含下列步驟:
準備自單晶硅所構成的基底晶圓;
于該基底晶圓之上形成第一介電質層;
于該第一介電質層上形成多晶硅層,并且研磨該多晶硅層的表面;
準備自單晶硅所構成的接合晶圓;
于該接合晶圓的表面形成第二介電質層;
貼合該基底晶圓與該接合晶圓,而使該基底晶圓的多晶硅層與該接合晶圓的第二介電質層相接;
使該接合晶圓薄膜化而成為該單晶硅層;以及
于該基底晶圓與該第一介電質層之間形成載體陷阱層。
6.如權利要求5所述的貼合式半導體晶圓的制造方法,其中該載體陷阱層通過于該基底晶圓上堆層多晶硅層而形成。
7.如權利要求5所述的貼合式半導體晶圓的制造方法,其中該載體陷阱層為通過于該基底晶圓內,貫穿該第一介電質層將離子注入而形成的離子注入層。
8.如權利要求5至7中任一項所述的貼合式半導體晶圓的制造方法,其中該基底晶圓的電阻率為4kΩ·cm以下。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于信越半導體株式會社,未經信越半導體株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201680014896.6/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





