[發明專利]采用多個堆疊式金屬層中的源線和/或位線以減小MRAM位單元電阻的MRAM位單元

有效

• 申請號: 201680011900.3
• 申請日: 2016-02-08
• 公開（公告）號: CN107258016B
• 公開（公告）日: 2022-08-26
• 發明（設計）人: Y·陸;X·朱;S·H·康
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L27/22
• 分類號: H01L27/22;H01L43/08;H01L43/12;G11C11/16
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 周敏;陳煒

公開了采用布置在多個堆疊式金屬層中的源線(204)和/或位線(206)以減小磁性隨機存取存儲器(MRAM)位單元電阻的MRAM位單元(200)。還公開了相關方法和系統。在本文中所公開的各方面，該MRAM位單元被提供在存儲器陣列中。該MRAM位單元被制造在集成電路(IC)(202)中，其中源線和/或位線由布置在半導體層(210)之上的多個堆疊式金屬層形成以減小源線的電阻。以此方式，如果IC中的節點尺寸被縮小，則可以維持或減小源線和/或位線的電阻以避免生成用于MRAM位單元的寫操作的寫電流的驅動電壓的增大。

優先權申請

本申請要求于2015年2月27日提交的題為“MAGNETIC RANDOM ACCESS MEMORY(MRAM) BIT CELLS EMPLOYING SOURCE LINES (SLs) AND/OR BIT LINES (BLs) DISPOSEDIN MULTIPLE, STACKED METAL LAYERS TO REDUCE MRAM BIT CELL RESISTANCE（采用布置在多個堆疊式金屬層中的源線（SL）和/或位線（BL）以減小磁性隨機存取存儲器（MRAM）位單元電阻的MRAM位單元）”的美國臨時專利申請S/N. 62/121,982的優先權，其全部內容通過援引納入于此。

本申請還要求于2015年9月16日提交的題為“MAGNETIC RANDOM ACCESS MEMORY(MRAM) BIT CELLS EMPLOYING SOURCE LINES (SLs) AND/OR BIT LINES (BLs) DISPOSEDIN MULTIPLE, STACKED METAL LAYERS TO REDUCE MRAM BIT CELL RESISTANCE（采用布置在多個堆疊式金屬層中的源線（SL）和/或位線（BL）以減小磁性隨機存取存儲器（MRAM）位單元電阻的MRAM位單元）”的美國專利申請S/N. 14/856,316的優先權，其全部內容通過援引納入于此。

背景

公開領域

本公開的技術一般涉及磁性隧道結（MTJ），尤其涉及在磁性隨機存取存儲器（MRAM）位單元中被采用以提供MRAM的MTJ。

背景技術

在電子設備中的集成電路（IC）中使用半導體存儲器件以提供數據存儲。半導體存儲器件的一個示例是磁性隨機存取存儲器（MRAM）。MRAM是非易失性存儲器，其中數據通過編程作為MRAM位單元的一部分的磁性隧道結（MTJ）來存儲。MRAM的一個優點在于，即使在功率被關閉時，MRAM位單元中的MTJ也能保持所存儲的信息。這是因為，數據作為小型磁性元件（而非作為電荷或電流）存儲在MTJ中。

就此而言，MTJ包括布置在固定或釘扎鐵磁層（“釘扎層”）之上或之下的自由鐵磁層（“自由層”）。自由層和釘扎層被由薄的非磁性介電層形成的隧道結或勢壘分隔開。該自由層的磁取向可被改變，但是該釘扎層的磁取向保持固定或“釘扎”。可以根據自由層與釘扎層之間的磁取向來在MTJ中存儲數據。當自由層和釘扎層的磁取向彼此反平行（AP）時，存在第一存儲器狀態（例如，邏輯‘1’）。當自由層和釘扎層的磁取向彼此平行（P）時，存在第二存儲器狀態（例如，邏輯‘0’）。可以通過感測電流流經MTJ時的電阻來感測自由層和釘扎層的磁取向以讀取存儲在該MTJ中的數據。也可以通過施加磁場將自由層相對于釘扎層的取向改變為P或AP磁取向來在MTJ中寫入和存儲數據。