[發明專利]具有反向供電預防的輸出驅動器

有效

• 申請號: 201680010691.0
• 申請日: 2016-01-26
• 公開（公告）號: CN107251434B
• 公開（公告）日: 2020-08-18
• 發明（設計）人: W·J·陳;C-G·陳;R·賈里里澤納里
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

提供了反向功率預防電路(205)，其通過將耦合到緩沖晶體管(MP1)的柵極的信號引線(PCLT)充電到焊盤電壓(PadSig)并且通過將緩沖晶體管(MP1)的本體(235)充電到焊盤電壓(PadSig、NW)，在反向功率狀況期間保護緩沖晶體管(MP1)免受反向功率。

相關申請的交叉引用

本申請要求2015年2月25日提交的美國非臨時專利申請號14/631,347的權益，通過引用將其整體并入于此。

技術領域

本申請涉及反向供電預防，并且更具體而言，涉及具有反向供電預防的輸出驅動器。

背景技術

為了減少功率消耗，一般在特定操作模式下使系統的集成電路中的一些集成電路掉電或者關閉。活躍集成電路則可能并不知曉同一系統中的其它集成電路是通電還是斷電。如果活躍集成電路通過利用輸入信號驅動被斷電的集成電路而嘗試與其通信，則造成的施加到非活躍集成電路的“反向功率”可能引起相對大量電流的耗散。此外，當非活躍集成電路后續轉變到正常操作中時，反向功率可能迫使非活躍集成電路進入不期望的操作模式，從而導致非預期的行為或者失靈(glitch)。

反向功率問題可以參照如圖1所示的示例系統100更好地理解。第一集成電路105活躍，使得其輸出緩沖器A1繼續將二進制高(電源電壓)信號驅動給非活躍集成電路110。非活躍集成電路110上的接收引腳RX耦合到接收緩沖器(未圖示)并且還耦合到由PMOS晶體管MP和NMOS晶體管MN的堆形成的輸出緩沖器。在集成電路110的正常操作期間，預驅動器電路驅動晶體管MP和MN的柵極以產生期望的輸出信號。然而，在其中集成電路110掉電的非活躍模式期間，晶體管MP和MN兩者的柵極對地放電。一般地，集成電路110包括耦合在RX引腳和電源軌道PX之間的靜電放電(ESD)保護二極管D1。另一ESD保護二極管D2耦合在地和RX引腳之間。由于當集成電路110非活躍時PX軌道掉電，所以ESD二極管D1變為正向偏置，使得不期望的泄漏電流將從集成電路105流入PX軌道。轉而，晶體管MP的漏極與其n阱之間的PN結變為正向偏置，并且由寄生二極管D3表示。所造成的經過ESD二極管D1和寄生二極管D3進入PX軌道和n阱的反向功率電流在圖1中被表示為反向功率電流通路115。這一反向功率電流導通不僅浪費功率，而且當集成電路110再次被供電并且嘗試恢復正常操作時，還可能造成集成電路110的失靈或者其它不期望狀態。

相應地，本領域需要針對反向功率問題的低功率并且緊湊的解決方案。

發明內容

為了提供針對反向功率問題的低功率并且緊湊的解決方案，提供了一種受保護的集成電路，其具有響應于反向功率狀況的反向功率預防電路。如在本文中所使用那樣，當遠程集成電路在受保護電路掉電時使用確立的電壓信號來驅動受保護電路的輸入/輸出(I/O)引腳時，反向功率狀態或者狀況發生。反向功率預防電路在反向功率狀況期間，通過將PMOS緩沖晶體管的柵極和本體兩者耦合到I/O引腳，保護受保護集成電路中的PMOS緩沖晶體管。如在本文中所使用那樣，術語“引腳”或者“焊盤”通常用于指代集成電路在其上接收和發送信號的無論什么結構(引腳、焊盤等)。PMOS緩沖晶體管的柵極和本體因此在反向功率狀況期間被反向功率預防電路充電到I/O引腳電壓。對PMOS緩沖晶體管的柵極的這一充電切斷了PMOS緩沖晶體管，以防止反向功率電流流經PMOS緩沖晶體管。此外，將PMOS緩沖晶體管本體充電到I/O引腳電壓防止了在反向功率狀況期間正向偏置寄生二極管在PMOS緩沖晶體管內形成。有利地，反向功率預防電路在受保護集成電路上不需要關于接收控制信號的附加引腳，其也不需要對遠程集成電路的任何再工具化(retooling)或者再編程。這些有利特征和附加有利特征可以關于對示例實施例的以下詳細描述而被更好地領會。

附圖說明

圖1是圖示了反向功率電流通路的常規系統的電路圖。

圖2是根據本公開的一個實施例的配置有反向功率預防電路的集成電路的電路圖。