[發明專利]具有反向供電預防的輸出驅動器

有效

• 申請號: 201680010691.0
• 申請日: 2016-01-26
• 公開（公告）號: CN107251434B
• 公開（公告）日: 2020-08-18
• 發明（設計）人: W·J·陳;C-G·陳;R·賈里里澤納里
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

1.一種集成電路，包括：

焊盤，被配置為接收來自遠程集成電路的電壓信號；

電源軌道；

第一緩沖晶體管，具有耦合到所述焊盤的第一端子，并且具有耦合到所述電源軌道的第二端子；

預驅動器，被配置為通過第一控制通路來驅動所述第一緩沖晶體管的柵極；

第一開關，耦合在所述第一控制通路和所述焊盤之間，所述第一開關被配置為響應于所述電源軌道的掉電而導通；以及

控制信號發生器，被配置為通過將所述第一緩沖晶體管的本體耦合到所述焊盤，而在所述電源軌道掉電時對所述電壓信號的確立做出響應。

2.根據權利要求1所述的集成電路，進一步包括：

第一傳輸門，耦合在所述預驅動器和所述第一控制通路之間，其中所述電源軌道耦合到所述第一傳輸門中的NMOS晶體管的柵極，并且其中所述控制信號發生器進一步被配置為通過將所述第一傳輸門中的PMOS晶體管的柵極耦合到所述焊盤，而在所述電源軌道掉電時對所述電壓信號的所述確立做出響應。

3.根據權利要求1所述的集成電路，其中所述第一緩沖晶體管是PMOS晶體管，所述第一端子是漏極，并且所述第二端子是源極，并且所述本體是n阱。

4.根據權利要求1所述的集成電路，其中所述第一開關包括開關PMOS晶體管，所述開關PMOS晶體管具有耦合到所述焊盤的源極和耦合到所述第一控制通路的漏極，并且其中所述電源軌道耦合到所述開關PMOS晶體管的柵極。

5.根據權利要求4所述的集成電路，其中所述控制信號發生器進一步被配置為在所述電源軌道掉電時，響應于所述電壓信號的確立，將所述開關PMOS晶體管的本體耦合到所述焊盤。

6.根據權利要求2所述的集成電路，其中所述控制信號發生器包括：

第一PMOS晶體管，具有耦合到所述焊盤的源極和耦合到所述第一緩沖晶體管的所述本體的漏極；以及

反相器，具有耦合到所述焊盤的電源節點，并且具有耦合到所述電源軌道的輸入節點和耦合到所述第一傳輸門中的所述PMOS晶體管的所述柵極的輸出節點。

7.根據權利要求6所述的集成電路，其中所述控制信號發生器進一步包括第二PMOS晶體管，所述第二PMOS晶體管具有耦合到所述電源軌道的源極、耦合到所述反相器的所述輸出節點的柵極、以及耦合到所述第一緩沖晶體管的所述本體的漏極。

8.根據權利要求1所述的集成電路，進一步包括第二緩沖晶體管，所述第二緩沖晶體管具有耦合到所述焊盤的第一端子并且具有耦合到地的第二端子，其中所述預驅動器進一步被配置為通過第二控制通路來驅動所述第二緩沖晶體管的柵極。

9.根據權利要求8所述的集成電路，其中所述第二緩沖晶體管包括緩沖NMOS晶體管，所述緩沖NMOS晶體管具有耦合到所述焊盤的漏極、耦合到地的源極、以及耦合到地的本體。

10.根據權利要求8所述的集成電路，進一步包括耦合在所述第二控制通路和地之間的第二開關。

11.根據權利要求10所述的集成電路，其中所述第二開關包括NMOS開關晶體管，所述NMOS開關晶體管具有耦合到所述第二控制通路的漏極和耦合到地的漏極，并且其中所述控制信號發生器進一步被配置為在所述電源軌道掉電時，響應于所述電壓信號的所述確立，將所述NMOS開關晶體管的柵極耦合到所述焊盤。

12.根據權利要求11所述的集成電路，其中所述控制信號發生器進一步被配置為在所述電源軌道上電時，將所述NMOS開關晶體管的所述柵極耦合到所述電源軌道。