[發(fā)明專利]包括互連疊層、阻焊層上的互連以及基板的側(cè)部上的互連的基板

在審

• 申請?zhí)枺?/td>: 201680010609.4
• 申請日: 2016-02-17
• 公開（公告）號: CN107251218A
• 公開（公告）日: 2017-10-13
• 發(fā)明（設計）人: U-M·喬;Y·K·宋;J-H·李;X·張;M·F·維綸茨
• 申請（專利權(quán)）人: 高通股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 周敏,陳煒

1.一種集成電路器件，包括：

管芯；以及

耦合至所述管芯的封裝基板，所述封裝基板包括：

至少一個介電層；

所述至少一個介電層中的第一互連的第一疊層，所述第一互連的第一疊層被配置成提供用于非接地參考信號的第一電路徑，其中所述第一互連的第一疊層沿所述封裝基板的至少一側(cè)定位；以及

形成在所述至少一個介電層的至少一個側(cè)部上的第二互連，其中所述第二互連被配置成提供用于接地參考信號的第二電路徑。

2.如權(quán)利要求1所述的集成電路器件，其特征在于，所述封裝基板包括所述封裝基板的印刷電路板(PCB)側(cè)上的一組焊盤，其中來自所述一組焊盤中的大部分焊盤被配置成提供用于至少一個非接地參考信號的多個電路徑，所述一組焊盤包括位于所述封裝基板的所述PCB側(cè)上的所有焊盤。

3.如權(quán)利要求1所述的集成電路器件，其特征在于，所述封裝基板包括所述封裝基板的管芯側(cè)上的一組焊盤，其中來自所述一組焊盤中的大部分焊盤被配置成提供用于至少一個非接地參考信號的多個電路徑，所述一組焊盤包括位于所述封裝基板的所述管芯側(cè)上的所有焊盤。

4.如權(quán)利要求1所述的集成電路器件，其特征在于，所述封裝基板進一步包括含有所述第一互連的第一疊層在內(nèi)的第一互連的多個第一疊層，所述第一互連的多個第一疊層至少部分地位于所述封裝基板的外圍內(nèi)。

5.如權(quán)利要求4所述的集成電路器件，其特征在于，所述封裝基板的外圍包括所述封裝基板的在所述封裝基板的側(cè)面的約300微米(μm)或更小內(nèi)的部分。

6.如權(quán)利要求1所述的集成電路器件，其特征在于，所述第一互連的第一疊層包括通孔疊層。

7.如權(quán)利要求1所述的集成電路器件，其特征在于，所述封裝基板進一步包括：

所述至少一個介電層上的阻焊層；以及

所述阻焊層上的第三互連，其中所述第三互連被配置成提供用于所述接地參考信號的所述第二電路徑。

8.如權(quán)利要求7所述的集成電路器件，其特征在于，所述第三互連是圖案化互連。

9.如權(quán)利要求8所述的集成電路器件，其特征在于，所述圖案化互連被圖案化成至少部分地鏡像所述封裝基板的頂層互連。

10.如權(quán)利要求7所述的集成電路器件，其特征在于，所述封裝基板進一步包括所述阻焊層上的第四互連，其中所述第四互連被配置成提供用于第二接地參考信號的第三電路徑。

11.如權(quán)利要求10所述的集成電路器件，其特征在于，所述接地參考信號和所述第二接地參考信號是來自包括通用接地參考信號、模擬接地參考信號、數(shù)字接地參考信號和/或射頻接地參考信號的一群信號中的信號。

12.如權(quán)利要求1所述的集成電路器件，其特征在于，所述第二互連直接耦合至所述至少一個介電層中的互連。

13.如權(quán)利要求1所述的集成電路器件，其特征在于，所述第二互連至少部分地位于所述至少一個介電層中。

14.如權(quán)利要求1所述的集成電路器件，其特征在于，所述封裝基板包括第一互連的多個第一疊層，所述第一互連的多個第一疊層包括所述第一互連的第一疊層，所述第一互連的多個第一疊層位于沿所述封裝基板的側(cè)面的至少行或列之一中。

15.如權(quán)利要求1所述的集成電路器件，其特征在于，所述封裝基板進一步包括位于所述至少一個介電層中的第四互連的至少一個第四疊層，所述第四互連的至少一個第四疊層被配置成提供用于所述接地參考信號的所述第二電路徑，其中所述第四互連的至少一個第四疊層至少部分地位于所述封裝基板的外圍內(nèi)。

16.如權(quán)利要求15所述的集成電路器件，其特征在于，所述第四互連的至少一個第四疊層耦合至所述第二互連。

17.如權(quán)利要求1所述的集成電路器件，其特征在于，所述非接地參考信號包括至少電源信號和/或輸入/輸出信號之一。