[發(fā)明專利]DRAM電路、計(jì)算機(jī)系統(tǒng)和訪問DRAM電路的方法

有效

• 申請?zhí)枺?/td>: 201680010586.7
• 申請日: 2016-02-12
• 公開（公告）號: CN107257964B
• 公開（公告）日: 2020-11-13
• 發(fā)明（設(shè)計(jì)）人: 法布里斯·德沃;吉恩-弗朗索瓦·羅伊
• 申請（專利權(quán)）人: 優(yōu)普梅姆公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 康建峰;陳煒

本發(fā)明涉及一種存儲器電路，其包括：包括至少一個(gè)存儲體(418)的存儲器陣列；第一處理器(420)；以及處理器控制接口，其用于從中央處理器(P1、P2)接收去往第一處理器的數(shù)據(jù)處理指令，處理器控制接口被設(shè)計(jì)成當(dāng)?shù)谝惶幚砥饕呀?jīng)完成訪問存儲器陣列中的至少一個(gè)存儲體時(shí)向中央處理器指示所述存儲體變得可以被該中央處理器訪問。

技術(shù)領(lǐng)域

本公開內(nèi)容涉及具有整合式處理器的DRAM(動態(tài)隨機(jī)存取存儲器)電路的領(lǐng)域以及與這樣的存儲器進(jìn)行通信的方法。

背景技術(shù)

現(xiàn)代計(jì)算機(jī)通常包括處理電路，該處理電路耦接至一個(gè)或更多個(gè)動態(tài)隨機(jī)存取存儲器(DRAM)電路并且通常被實(shí)現(xiàn)為片上系統(tǒng)(SoC)。通常需要周期性刷新操作的這樣的存儲器是密集的并且相對快速地訪問，因此在大多數(shù)計(jì)算機(jī)中被用作主RAM數(shù)據(jù)存儲裝置。然而，由于在SoC與DRAM電路之間要傳送的數(shù)據(jù)量不斷增加，這樣的數(shù)據(jù)傳送往往減慢計(jì)算機(jī)的操作并且導(dǎo)致相對高的能量消耗。

已經(jīng)提出的解決方案是除了Soc中的處理器以外還提供其內(nèi)部整合有一個(gè)或更多個(gè)處理器的DRAM電路。這樣的解決方案通過允許將某些處理任務(wù)委派給DRAM處理器來降低在DRAM電路與SoC之間的數(shù)據(jù)傳送的水平，使得可以在避免DRAM電路與SoC之間的數(shù)據(jù)傳送的同時(shí)執(zhí)行這些處理任務(wù)。

然而，提供具有整合式處理器的DRAM電路的挑戰(zhàn)在于與SoC的對接耗時(shí)且實(shí)現(xiàn)成本高。

公布為WO2010/141221的國際專利申請描述了用于仲裁對與內(nèi)部處理器相關(guān)聯(lián)的存儲器陣列的訪問的系統(tǒng)和方法。仲裁涉及通過由用于傳送請求信號和授權(quán)信號的電氣連接構(gòu)成的控制接口而將包括存儲器控制器的外部處理器與內(nèi)部處理器對接。

在例如公開WO2010/141221中描述的系統(tǒng)中的問題在于，必須修改結(jié)合有存儲器控制器的外部處理器，以允許仲裁控制信號被傳送至內(nèi)部控制器以及從內(nèi)部控制器傳出，這導(dǎo)致解決方案昂貴且復(fù)雜。

發(fā)明內(nèi)容

本公開內(nèi)容的實(shí)施方式的目的在于至少部分地解決現(xiàn)有技術(shù)中的一個(gè)或更多個(gè)問題。

根據(jù)一個(gè)方面，提供一種存儲器電路，其包括：存儲器陣列，其包括一個(gè)或更多個(gè)存儲體；第一處理器；以及處理器控制接口，其用于從中央處理器接收去往第一處理器的數(shù)據(jù)處理命令，處理器控制接口適于當(dāng)?shù)谝惶幚砥饕呀?jīng)完成訪問存儲器陣列的一個(gè)或更多個(gè)存儲體時(shí)向中央處理器指示這些存儲體變得可以由中央處理器訪問。

根據(jù)一個(gè)實(shí)施方式，存儲器電路是動態(tài)隨機(jī)存取存儲器(DRAM)電路，該動態(tài)隨機(jī)存取存儲器(DRAM)電路還包括刷新控制電路，所述刷新控制電路適于：從中央處理器接收用于在存儲器陣列的至少一個(gè)存儲體中執(zhí)行數(shù)據(jù)刷新操作的刷新事務(wù)；確定第一處理器是否正在訪問所述至少一個(gè)存儲體，以及如果是，則延遲數(shù)據(jù)刷新操作的開始時(shí)間。

根據(jù)一個(gè)實(shí)施方式，刷新控制電路包括刷新掛起寄存器，并且延遲數(shù)據(jù)刷新操作的開始時(shí)間包括在刷新掛起寄存器中指示刷新操作掛起。

根據(jù)一個(gè)實(shí)施方式，處理器控制接口包括在存儲器電路的地址空間內(nèi)可訪問的一組控制寄存器。

根據(jù)一個(gè)實(shí)施方式，存儲器電路的地址空間包括與該組控制寄存器永久關(guān)聯(lián)的一個(gè)或更多個(gè)地址。

根據(jù)一個(gè)實(shí)施方式，存儲器電路的地址空間包括與該組控制寄存器相關(guān)聯(lián)的一個(gè)或更多個(gè)地址，并且該一個(gè)或更多個(gè)地址適于在寄存器去激活控制信號被激活的情況下被轉(zhuǎn)變?yōu)榇鎯ζ麝嚵械牡刂贰?/p>

根據(jù)一個(gè)實(shí)施方式，存儲器電路適于從中央處理器接收用于使該組控制寄存器在存儲器電路的地址空間內(nèi)可訪問的激活信號。

根據(jù)一個(gè)實(shí)施方式，激活信號經(jīng)由地址總線提供，并且可以由處理器控制接口檢測。

根據(jù)一個(gè)實(shí)施方式，用于使該組控制寄存器可訪問的存儲器訪問序列是其中不是所有字都被寫入的脈沖訪問序列。