[發明專利]一種半導體超級結功率器件及其制造方法

有效

• 申請號: 201680010382.3
• 申請日: 2016-04-08
• 公開（公告）號: CN107408574B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 劉磊;袁愿林;王鵬飛;劉偉;龔軼
• 申請（專利權）人: 蘇州東微半導體股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/28;H01L29/66
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 蔣黎麗;楊生平

1.一種半導體超級結功率器件，包括終端區和元胞區，所述元胞區包括襯底外延層內的漏區、JFET區和多個柱狀外延摻雜區，所述多個柱狀外延摻雜區中的每個柱狀外延摻雜區的頂部分別設有一一對應的體區，其特征在于，所述體區設有兩種以上不相等的寬度，相鄰所述體區之間的間隔設有兩種以上的不同寬度；所述體區內設有源區，所述體區和JFET區之上設有柵氧化層，所述柵氧化層之上設有柵極；

所述多個柱狀外延摻雜區中的每個柱狀外延摻雜區的寬度相等，且相鄰的柱狀外延摻雜區之間的間距相等。

2.根據權利要求1所述的一種半導體超級結功率器件，其特征在于，所述體區的寬度依次設為：C、C+1D、C、C+1D、C、…；或者依次設為：C、C+1D、…、C+nD、C+(n-1)D、…、C、C+1D、…、C+nD、C+(n-1)D、…、C、…；或者依次設為：C、C、…、C+1D、C+1D、…、C+nD、C+nD、…、C+(n-1)D、C+(n-1)D、…、C、C、…，其中：n≥2。

3.根據權利要求1所述的一種半導體超級結功率器件，其特征在于，所述柵極是覆蓋溝道區和所述JFET區的全柵柵極。

4.根據權利要求1所述的一種半導體超級結功率器件，其特征在于，所述柵極是覆蓋并超出溝道區且在所述JFET區之上斷開的分柵柵極。

5.根據權利要求1所述的一種半導體超級結功率器件，其特征在于，在所述JFET區之上的柵極與柵氧化層之間設有場氧化層，該場氧化層的厚度是所述柵氧化層厚度的2～10倍。

6.根據權利要求1所述的一種半導體超級結功率器件，其特征在于，所述襯底外延層、漏區和源區分別具有第一摻雜類型，所述柱狀外延摻雜區和體區分別具有第二摻雜類型。

7.根據權利要求6所述的一種半導體超級結功率器件，其特征在于，所述第一摻雜類型為n型摻雜，所述第二摻雜類型為p型摻雜。

8.根據權利要求6所述的一種半導體超級結功率器件，其特征在于，所述第一摻雜類型為p型摻雜，所述第二摻雜類型為n型摻雜。

9.根據權利要求1所述的一種半導體超級結功率器件，其特征在于，所述體區和襯底外延層之上設有柵極電阻，該柵極電阻與所述體區和襯底外延層之間設有介質層，所述柵極通過所述柵極電阻與外部電路連接。

10.一種半導體超級結功率器件的制造方法，其特征在于，包括如下基本步驟：

步驟一：對第一摻雜類型的襯底外延層進行刻蝕，形成凹陷在襯底外延層內的用于與襯底外延層雜質形成電荷平衡的第二摻雜類型的多個柱狀外延摻雜區；

步驟二：在所述多個柱狀外延摻雜區的頂部形成第二摻雜類型的具有兩種以上不相等寬度的一一對應的體區，相鄰所述體區之間的間隔設有兩種以上的不同寬度；該體區超出相對應的柱狀外延摻雜區的兩側并延伸至所述襯底外延層內；所述多個柱狀外延摻雜區中的每個柱狀外延摻雜區的寬度相等，且相鄰的柱狀外延摻雜區之間的間距相等；

步驟三：在所述體區和襯底外延層之上形成柵氧化層，并在該柵氧化層之上形成多晶硅介質層；

步驟四：對所述多晶硅介質層和柵氧化層進行刻蝕，刻蝕后剩余的多晶硅介質層形成柵極；

步驟五：進行源區光刻，然后進行第一摻雜類型的離子注入，在所述體區內形成源區；

步驟六：淀積絕緣介質層并刻蝕所述絕緣介質層形成接觸孔，然后淀積金屬層并刻蝕所述金屬層以形成源區的電極接觸體和柵極的電極接觸體；

步驟七：在所述襯底外延層內形成第一摻雜類型的漏區，并淀積金屬層形成漏區的電極接觸體。

11.根據權利要求10所述的一種半導體超級結功率器件的制造方法，其特征在于，步驟三所述柵氧化層的材質為氧化硅、氮化硅、氮氧化硅、氧化鉿或具有高介電常數的其它絕緣材料。