[發(fā)明專利]一種半導(dǎo)體超級結(jié)功率器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201680010382.3
• 申請日: 2016-04-08
• 公開（公告）號: CN107408574B
• 公開（公告）日: 2021-03-30
• 發(fā)明（設(shè)計(jì)）人: 劉磊;袁愿林;王鵬飛;劉偉;龔軼
• 申請（專利權(quán)）人: 蘇州東微半導(dǎo)體股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/423;H01L21/28;H01L29/66
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 蔣黎麗;楊生平

該申請屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，特別是涉及一種半導(dǎo)體超級結(jié)功率器件及其制造方法。該超級結(jié)功率器件包括終端區(qū)和元胞區(qū)，該元胞區(qū)包括襯底外延層(201)內(nèi)的漏區(qū)(200)、JFET區(qū)(500)和多個(gè)柱狀外延摻雜區(qū)(202)，該多個(gè)柱狀外延摻雜區(qū)(202)中的每個(gè)柱狀外延摻雜區(qū)(202)的頂部分別設(shè)有體區(qū)(203)，該體區(qū)(203)設(shè)有兩種或兩種以上不相等的寬度，該體區(qū)(203)內(nèi)設(shè)有源區(qū)(206)，該體區(qū)(203)和JFET(500)區(qū)之上設(shè)有柵氧化層(204)，該柵氧化層(204)之上設(shè)有柵極(205)。該超級結(jié)功率器件采用不同寬度的體區(qū)結(jié)構(gòu)，能夠使得超級結(jié)功率器件在開啟或關(guān)斷時(shí)的柵漏電容突變速度降低，從而降低由柵漏電容突變引起的柵極電壓震蕩。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，特別是涉及一種半導(dǎo)體超級結(jié)功率器件及其制造方法。

背景技術(shù)

超級結(jié)功率器件是基于電荷平衡技術(shù)，可以降低導(dǎo)通電阻和寄生電容，使得超級結(jié)功率器件具有極快的開關(guān)特性，可以降低開關(guān)損耗，實(shí)現(xiàn)更高的功率轉(zhuǎn)換效率。如圖1所示，公知的超級結(jié)功率器件包括元胞區(qū)和終端區(qū)，元胞區(qū)用于獲得低導(dǎo)通電阻，終端區(qū)用于提高元胞區(qū)中最邊緣的元胞的耐壓。終端區(qū)根據(jù)產(chǎn)品具體要求，其柱狀外延摻雜區(qū)102的個(gè)數(shù)不同，主要用于不同產(chǎn)品的耐壓要求。元胞區(qū)包括襯底外延層101的漏區(qū)100和用于與襯底外延層101雜質(zhì)形成電荷平衡的多個(gè)柱狀外延摻雜區(qū)102，柱狀外延摻雜區(qū)102的寬度以及相鄰柱狀外延摻雜區(qū)的間距都是相等的，用以實(shí)現(xiàn)電荷平衡；在柱狀外延摻雜區(qū)102的頂部設(shè)有體區(qū)103，體區(qū)103超出相對應(yīng)的柱狀外延摻雜區(qū)102兩側(cè)并延伸至襯底外延層101內(nèi)；在體區(qū)103的內(nèi)部兩側(cè)分別設(shè)有源區(qū)106；在體區(qū)103和襯底外延層101之上設(shè)有柵氧化層104和柵極105。

超級結(jié)功率器件在開啟和關(guān)斷過程中，米勒電容(Crss)及其所對應(yīng)的柵漏電容(Cgd)對超級結(jié)功率器件的開關(guān)速度起主導(dǎo)作用，若能降低Cgd，就可提高超級結(jié)功率器件的開關(guān)速度、降低開關(guān)損耗；同時(shí)，公知的超級結(jié)功率器件在開啟和關(guān)斷時(shí)，柵漏電容(Cgd)會發(fā)生突變，如圖1b所示，這使得超級結(jié)功率器件的柵極電壓震蕩嚴(yán)重。

發(fā)明內(nèi)容

本發(fā)明的目的是為克服現(xiàn)有技術(shù)所存在的不足而提供一種半導(dǎo)體超級結(jié)功率器件及其制造方法，本發(fā)明的超級結(jié)功率器件采用具有兩種或兩種以上不相等寬度的體區(qū)結(jié)構(gòu)，能夠使得超級結(jié)功率器件在開啟或關(guān)斷時(shí)的柵漏電容突變速度降低，從而減少超級結(jié)功率器件的柵極電壓震蕩。

根據(jù)本發(fā)明提出的一種半導(dǎo)體超級結(jié)功率器件，包括終端區(qū)和元胞區(qū)，所述元胞區(qū)包括襯底外延層內(nèi)的漏區(qū)、JFET區(qū)和多個(gè)柱狀外延摻雜區(qū)，所述多個(gè)柱狀外延摻雜區(qū)中的每個(gè)柱狀外延摻雜區(qū)的頂部分別設(shè)有體區(qū)，所述體區(qū)設(shè)有兩種或兩種以上不相等的寬度，所述體區(qū)內(nèi)設(shè)有源區(qū),所述體區(qū)和JFET區(qū)之上設(shè)有柵氧化層，所述柵氧化層之上設(shè)有柵極。

本發(fā)明提出的一種半導(dǎo)體超級結(jié)功率器件的進(jìn)一步優(yōu)選方案如下：

本發(fā)明所述體區(qū)的寬度依次設(shè)為：C、C+1D、C、C+1D、C、…；或者依次設(shè)為：C、C+1D、…、C+nD、C+(n-1)D、…、C、C+1D、…、C+nD、C+(n-1)D、…、C、…；或者依次設(shè)為：C、C、…、C+1D、C+1D、…、C+nD、C+nD、…、C+(n-1)D、C+(n-1)D、…、C、C、…，其中：n≥2。

本發(fā)明所述多個(gè)柱狀外延摻雜區(qū)中的每個(gè)柱狀外延摻雜區(qū)的寬度相等，且相鄰的柱狀外延摻雜區(qū)之間的間距相等。

本發(fā)明所述多個(gè)柱狀外延摻雜區(qū)中的相鄰的柱狀外延摻雜區(qū)之間設(shè)有兩種或兩種以上不相等寬度的間距，且所述相鄰的柱狀外延摻雜區(qū)之間的間距可依次設(shè)為：A、A+1B、A、A+1B、A、…；或者依次設(shè)為：A、A+1B、…、A+nB、A+(n-1)B、…、A、A+1B、…、A+nB、A+(n-1)B、…、A、…，或者依次設(shè)為：A、A、…、A+1B、A+1B、…、A+nB、A+nB、…、A+(n-1)B、A+(n-1)B、…、A、A、…，其中：n≥2。