[發明專利]形成分裂柵存儲器單元陣列及低和高電壓邏輯器件的方法

有效

• 申請號: 201680006721.0
• 申請日: 2016-01-19
• 公開（公告）號: CN107251199B
• 公開（公告）日: 2020-10-30
• 發明（設計）人: M-T.吳;J-W.楊;C.蘇;C-M.陳;N.杜
• 申請（專利權）人: 硅存儲技術公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L27/11519;H01L27/11546;H01L29/423;H01L29/66
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 申屠偉進;鄭冀之

本發明公開了一種在具有存儲器區域、LV區域和HV區域的襯底上形成存儲器設備的方法，該方法包括在存儲器區域中形成數對間隔開的存儲器疊堆；在襯底上方形成與襯底絕緣的第一導電層；在第一導電層上形成第一絕緣層并從存儲器區域和HV區域去除第一絕緣層；執行導電材料沉積以加厚存儲器區域和HV區域中的第一導電層，并在LV區域中的第一絕緣層上形成第二導電層；執行蝕刻以減薄存儲器區域和HV區域中的第一導電層，并去除LV區域中的第二導電層；從LV區域去除第一絕緣層；以及對第一導電層進行圖案化以在存儲器區域、LV區域和HV區域中形成第一導電層的區塊。

相關專利申請

本申請要求2015年1月22日提交的美國臨時申請62/106,531的權益。

技術領域

本發明涉及非易失性存儲器單元陣列。

背景技術

本領域熟知的是，將分裂柵存儲器單元形成為此類單元的陣列。例如，美國專利7,868,375公開了存儲器單元的陣列，其中每個存儲器單元包括浮柵、控制柵、選擇柵、擦除柵，它們全都形成于襯底上，其中在源極區和漏極區之間限定了溝道區。為了有效利用空間，存儲器單元成對形成，其中每對共享公共源極區和擦除柵。

還已知的是，將相同晶圓管芯上的低電壓和高電壓邏輯器件均形成為存儲器單元的陣列。此類邏輯器件可包括各自具有源極和漏極的晶體管，以及控制源極和漏極之間的溝道區的導電性的多晶硅柵。常規邏輯器件形成包括首先形成多晶硅柵（優選地使用相同多晶硅沉積處理來形成存儲器單元擦除柵和選擇柵，并形成邏輯器件多晶硅柵），之后是LDD注入以形成源極區和漏極區，由此源極區/漏極區與多晶硅柵自對準。多晶硅柵區塊防止任何注入到達柵極下方的溝道區。高電壓邏輯器件被設計成在較高電壓下操作，并且通常使用較高LDD注入能量制成，使得由此形成的源極區/漏極區具有較高擊穿電壓。

一個問題是隨著器件幾何形狀持續按比例縮小到較小尺寸，用于邏輯器件的多晶硅柵變得太薄，無法有效阻擋HV LDD注入，該注入可穿透相對薄的多晶硅柵并進入溝道區中（這不利地影響性能）。常規解決方案是降低HV LDD注入的注入能量以防止此類多晶硅層穿透。然而，較低的注入能量導致較低的柵控二極管擊穿電壓，因此不期望地限制高電壓晶體管的操作電壓。

發明內容

上述問題和需求通過形成存儲器設備的方法加以解決。該方法包括提供硅襯底（其中襯底具有存儲器區域、LV區域和HV區域，這些區域通過延伸到襯底表面中的絕緣材料彼此絕緣，并且其中襯底具有第一導電類型）；在襯底上和存儲器區域中形成數對間隔開的存儲器疊堆（其中每個存儲器疊堆包括設置在襯底上方并與襯底絕緣的浮柵，以及設置在浮柵上方并與浮柵絕緣的控制柵）；在存儲器區域、LV區域和HV區域中在襯底上方形成與襯底絕緣的第一導電層（其中第一導電層延伸越過數對存儲器疊堆）；在存儲器區域、LV區域和HV區域中的第一導電層上形成第一絕緣層；從存儲器區域和HV區域去除第一絕緣層，同時保持LV區域中的第一絕緣層；執行導電材料沉積以加厚存儲器區域和HV區域中的第一導電層并在LV區域中的第一絕緣層上形成第二導電層；執行蝕刻以減薄存儲器區域和HV區域中的第一導電層并去除LV區域中的第二導電層（其中存儲器區域和HV區域中的第一導電層的頂表面高于LV區域中的第一絕緣層的底表面）；從LV區域去除第一絕緣層；以及對第一導電層進行圖案化以在存儲器區域、LV區域和HV區域中形成第一導電層的區塊（其中LV區域中的第一導電層的區塊的高度小于HV區域中的第一導電層的區塊的高度）。

通過查看說明書、權利要求書和附圖，本發明的其他目的和特征將變得顯而易見。

附圖說明

圖1A-圖1P為側剖視圖，示出了形成本發明的存儲器設備的步驟。

圖2A為模擬側剖視圖，示出了由足夠厚的HV柵產生的所期望的注入。

圖2B為模擬側剖視圖，示出了由不夠厚的HV柵產生的不期望的注入。