[發明專利]三維邏輯電路

有效

• 申請號: 201680006078.1
• 申請日: 2016-01-20
• 公開（公告）號: CN107210066B
• 公開（公告）日: 2021-06-15
• 發明（設計）人: 普拉特尤沙·卡邁勒
• 申請（專利權）人: 高通股份有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G11C19/34;H03K3/356;H03K3/3562
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 趙騰飛

1.一種集成電路，其包括：

多位觸發器電路，其具有多個單一位觸發器電路，所述多個單一位觸發器電路中的每個單一位觸發器電路包括由時鐘信號驅動的時鐘部分及非時鐘部分；

共同時鐘電路，所述多個單一位觸發器電路的所述時鐘部分中的每一者連接到所述共同時鐘電路；

共同掃描電路，所述多個單一位觸發器電路的所述非時鐘部分中的每一者連接到所述共同掃描電路；

其中所述多個單一位觸發器電路的所述時鐘部分及所述共同時鐘電路在第一層中，并且所述時鐘部分中的每一者包括主鎖存器組件、從鎖存器組件及多個傳輸門；

其中所述多個單一位觸發器電路的所述非時鐘部分及所述共同掃描電路在位于所述第一層上方的第二層中，并且所述非時鐘部分中的每一者包括數據輸入、反相數據輸入、掃描輸入及多個輸入/輸出晶體管；且

其中所述多個單一位觸發器電路包括第一單一位觸發器電路、第二單一位觸發器電路、第三單一位觸發器電路及第四單一位觸發器電路，其中所述第一單一位觸發器電路的反相輸入直接耦合到所述第二單一位觸發器電路的反相輸出，所述第二單一位觸發器電路的反相輸入直接耦合到所述第三單一位觸發器電路的反相輸出，并且所述第三單一位觸發器電路的反相輸入直接耦合到所述第四單一位觸發器電路的反相輸出。

2.根據權利要求1所述的集成電路，其中所述多位觸發器電路包括四位觸發器電路。

3.根據權利要求1所述的集成電路，其中所述第一單一位觸發器電路直接耦合到所述共同時鐘電路，并且所述第四單一位觸發器電路直接耦合到所述共同時鐘電路。

4.根據權利要求3所述的集成電路，其中所述第一單一位觸發器電路及所述第四單一位觸發器電路直接耦合到所述共同掃描電路。

5.根據權利要求4所述的集成電路，其中所述第一單一位觸發器電路具有直接耦合到所述共同掃描電路的反相輸出。

6.根據權利要求1所述的集成電路，其進一步包括將所述第一層耦合到所述第二層的路由路徑。

7.一種集成電路，其包括：

多位觸發器電路，其具有第一多個觸發器電路及第二多個觸發器電路，其中所述第一多個觸發器電路位于第一層中并且所述第二多個觸發器電路位于所述第一層上方的第二層中；

共同時鐘電路，其位于所述第一層中并且連接到所述第一多個觸發器電路中的每一者及所述第二多個觸發器電路中的每一者；

共同掃描電路，其位于所述第二層中并且連接到所述第一多個觸發器電路中的每一者及所述第二多個觸發器電路中的每一者；

其中所述第一多個觸發器電路中的每一者及所述第二多個觸發器電路中的每一者包括時鐘部分及非時鐘部分；

其中每個時鐘部分包括主鎖存器組件、從鎖存器組件及多個傳輸門；

其中每個非時鐘部分包括數據輸入、反相數據輸入、掃描輸入及多個輸入/輸出晶體管；且

其中所述第一多個觸發器電路包括第二單一位觸發器電路及第四單一位觸發器電路，并且所述第二多個觸發器電路包括第一單一位觸發器電路及第三單一位觸發器電路，其中所述第一單一位觸發器電路的反相輸入直接耦合到所述第二單一位觸發器電路的反相輸出，所述第二單一位觸發器電路的反相輸入直接耦合到所述第三單一位觸發器電路的反相輸出，并且所述第三單一位觸發器電路的反相輸入直接耦合到所述第四單一位觸發器電路的反相輸出。

8.根據權利要求7所述的集成電路，其中所述多位觸發器電路包括四位觸發器電路。

9.根據權利要求7所述的集成電路，其中所述第一單一位觸發器電路直接耦合到所述共同時鐘電路，并且所述第四單一位觸發器電路直接耦合到所述共同時鐘電路。

10.根據權利要求9所述的集成電路，其中所述第一單一位觸發器電路及所述第四單一位觸發器電路直接耦合到所述共同掃描電路。