[發明專利]同時光刻及蝕刻校正流程的方法

有效

• 申請號: 201680003211.8
• 申請日: 2016-06-30
• 公開（公告）號: CN107003603B
• 公開（公告）日: 2021-07-20
• 發明（設計）人: G·韓;S·M·曼斯菲爾德;D·源-恩格克;D·J·塞繆爾斯;R·維斯瓦納坦
• 申請（專利權）人: 格芯(美國)集成電路科技有限公司
• 主分類號: G03F1/70
• 分類號: G03F1/70;G03F7/20;G06F30/398;G06F119/18;G06F30/39
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

一種得以同時分析并且共最佳化兩個獨立工藝模型的掩模校正方法。在本方法中，于計算機系統上執行第一光刻工藝模型仿真，導致在第一工藝窗口中產生第一掩模尺寸。同時執行第二硬掩模開口蝕刻工藝模型仿真，導致在第二工藝窗口中產生第二掩模尺寸。在單一反復回圈中分析各第一光刻工藝模型與第二硬掩模開口蝕刻工藝模型仿真，并且獲得光刻與蝕刻之間最佳化的公用工藝窗口(PW)，使得該第一掩模尺寸與第二掩模尺寸居中于該公用PW之間。再者，產生因三維光阻外形的變異而顧及已蝕刻圖案的差異的蝕刻模型形式，該模型形式包括與光學影像直接有關的光學與密度兩條件。

技術領域

本揭露關于半導體制造，尤其關于用于進行同時光刻及蝕刻工藝校正流程的系統及方法。

背景技術

在一實施例中，「下線(tape out)」流程即實施數據處理方法與仿真以建置單一掩模及/或校正半導體層設計光刻誤差的流程，在一項具體實施例中，本方法能夠移動(例如，推移)個別掩模多邊形以顧及例如，光學鄰近校正(OPC)步驟中或期間任何預測的覆蓋誤差。OPC通過進行仿真、光刻工藝建模、以及例如以用于最佳化掩模尺寸(例如，變更掩模尺寸)的校正建模為基礎，而用以校正光刻非線性度。進行OPC工藝因此產出掩模「形狀」，而(此形狀的)掩模數據用于形成(印刷)光刻工藝中用以形成半導體特征的掩模及印刷掩模。

關鍵尺寸在超越22nm的技術節點持續縮小，各工藝步驟的工藝窗口從而縮減。結果是，在使用OPC設計掩模進行光刻印刷工藝之后，看到若在例如反應性離子蝕刻(RIE)的光刻之后使用蝕刻工藝，則所產生的蝕刻步驟會在多種關鍵設計組態中顯著失效。

因此，OPC提供用于建置掩模的掩模形狀，而校正光刻的使用將會印刷特征。然而，由于RIE蝕刻階段處理的關系，基材上的印刷特征正逐漸失效。

在理想的情況下，有一組沒有發現到故障的工藝條件。這組條件為工藝窗口(PW)，亦即可印刷出無故障的晶圓的焦點及劑量變異范圍。所建立的掩模必須對這些工藝變異具有容限。舉例而言，正如已知，焦點曝照矩陣(focus exposure matrix)主控晶圓工藝，為了顧及制造程序變數，有加入一些變異。進行光刻時，光刻中的主要變數是焦點及曝照劑量(亦即，焦點如何妥適保持、以及光量(曝照劑量))。焦點及曝照與劑量變異是以矩陣形式來產生，而晶圓透過焦點及劑量變異的圖案來曝照以產生此矩陣。此等圖案于所有工藝及曝照條件下測得。

進行圖案化時，于「工藝窗口」(PW)里，光刻與蝕刻的邊界一直彼此沖突，并且導致最佳化，各該邊界將會獨立使另一邊界產生硬失效(hard fails)，這種情況隨著技術邁向22nm及更先進節點尤其顯著。

舉一特定實施例來說，一種過度判定故障類型為在硬掩模開口(HMO)(HMO蝕刻工藝)步驟進行蝕刻時的阻劑頂損(resist top loss)誘發型失效。

圖1展示一例示性光阻材料頂損現象、以及透過蝕刻的失效的圖案轉移。俯視圖展示一對掩模邊緣12A、12B，其界定用于在晶圓上沉積阻劑層18的間隙15，如圖所示。如圖1所示，圖解13展示正規化阻劑厚度，其為對阻劑層施光(曝照)的函數。如圖所示，低劑量曝照無材料損耗。如隨附的圖解13所示，當曝照之后，在理想的情況下，光阻層不會損耗任何材料，直到隨著理想曝光量施加此一夠大的劑量(例如：關鍵劑量)為止。然而，由于這種阻劑特性的關系，當散射的光子撞擊未曝露區時，厚度/體積從原始位準11開始損耗，亦即阻劑頂損(阻劑高度位準降低)。這導致圖案夾止，并且無法透過蝕刻來轉移。不同的設計組態導致不同位準的隱蔽(阻劑)強度19，而阻劑高度產生程度舉例如圖所示，可能改變相同關鍵尺寸(CD)的阻劑特征18A、18B或18C。也就是說，只有阻劑的高度受到影響，CD并未受到影響，亦即，底端尺寸不受影響(原因在于焦點及/或劑量的變異(工藝變異)、掩模設計形狀等)。

在所運用的光刻建模中，對底端關鍵尺寸(CD)施作SEM測量以測量阻劑底端的寬度及/或空間。因為只有阻劑高度變更，光刻模型并不知道阻劑高度變更。