[發(fā)明專利]SRAM多單元操作

有效

• 申請?zhí)枺?/td>: 201680002427.2
• 申請日: 2016-05-05
• 公開（公告）號: CN106796811B
• 公開（公告）日: 2019-07-30
• 發(fā)明（設(shè)計）人: A·阿克里博
• 申請（專利權(quán)）人: GSI科技公司
• 主分類號: G11C7/00
• 分類號: G11C7/00;G11C8/16;G11C11/412;G11C11/419
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 孟杰雄;王英

一種多存儲器單元操作器，包括：非破壞性存儲器陣列、激活單元和多列解碼器。所述非破壞性存儲器陣列每列具有第一位線和第二位線。所述激活單元同時激活所述存儲器陣列的列中的至少兩個單元，從而在所述第一位線上生成所述至少兩個單元的數(shù)據(jù)和互補數(shù)據(jù)的多個布爾函數(shù)輸出，并在所述第二位線上生成所述數(shù)據(jù)和所述互補數(shù)據(jù)的不同的多個布爾函數(shù)輸出。所述多列解碼器至少激活多個選定列的所述第一位線和所述第二位線以用于讀取或?qū)懭搿Ｋ龆嗔薪獯a器還包括寫入單元，所述寫入單元用于將所述選定列的所述第一位線、所述第二位線或所述第一位線與所述第二位線兩者的輸出寫入到所述存儲器陣列中。

相關(guān)申請的交叉引用

本申請要求享有于2015年3月5日遞交的、美國臨時專利申請62/157162的優(yōu)先權(quán)，通過引用將其并入本文。

技術(shù)領(lǐng)域

本發(fā)明總體上涉及存儲器單元，并且具體涉及在6T SRAM存儲器陣列中的多單元操作。

背景技術(shù)

在本領(lǐng)域中已知存儲大量數(shù)據(jù)的存儲器陣列。多年以來，制造者和設(shè)計者致力于使陣列物理上更小但在其中存儲的數(shù)據(jù)量更大。

計算設(shè)備通常具有：一個或多個存儲器陣列以存儲數(shù)據(jù)，以及中央處理單元(CPU)和其它硬件以處理數(shù)據(jù)。CPU通常經(jīng)由總線連接到存儲器陣列。不幸的是，盡管CPU速度在近些年來極大地增加了，但是總線速度并沒有以相同速度增加。因此，總線連接成為操作速度增加的瓶頸。

大數(shù)據(jù)的發(fā)展領(lǐng)域和機器學習算法涉及計算大量數(shù)據(jù)。在計算期間從存儲器讀取數(shù)據(jù)和向存儲器寫入數(shù)據(jù)是CPU敏感的，并且當IO是整個計算的重要部分時可能花費較長時間來完成。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的優(yōu)選實施例，提供了一種多存儲器單元操作器，包括：非破壞性存儲器陣列、激活單元，以及多列解碼器。所述非破壞性存儲器陣列每列具有第一位線和第二位線。所述激活單元同時激活所述存儲器陣列的列中的至少兩個單元，從而在所述第一位線上生成所述至少兩個單元的數(shù)據(jù)和互補數(shù)據(jù)的多個布爾函數(shù)輸出，并在所述第二位線上生成所述數(shù)據(jù)和所述互補數(shù)據(jù)的不同的多個布爾函數(shù)輸出。所述多列解碼器至少激活多個選定列的所述第一位線和所述第二位線以用于讀取或?qū)懭搿?/p>

此外，根據(jù)本發(fā)明的優(yōu)選實施例，所述多列解碼器還包括寫入單元，所述寫入單元用于將所述選定列的所述第一位線、所述第二位線或所述第一位線與所述第二位線兩者的輸出寫入到所述存儲器陣列中。

此外，根據(jù)本發(fā)明的優(yōu)選實施例，所述多列解碼器包括預(yù)充電器，所述預(yù)充電器用于在讀取之前將所述第一位線和所述第二位線預(yù)充電到預(yù)定義的預(yù)充電電壓。

此外，根據(jù)本發(fā)明的優(yōu)選實施例，所述多列解碼器包括：充電器，其用于利用狀態(tài)值對選定列的所述第一位線充電，并利用選定列的所述狀態(tài)值的互補值對所述第二位線充電，以用于將所述狀態(tài)值寫入到所述選定列中被激活的單元；以及預(yù)充電器，其用于在寫入期間將非選定列的所述第一位線和所述第二位線預(yù)充電到預(yù)定義的預(yù)充電電壓。

另外，根據(jù)本發(fā)明的優(yōu)選實施例，所述多列解碼器包括輸出單元，所述輸出單元用于在選定的所述非選定列的所述第一位線和所述第二位線中的一個或兩者上輸出值，以用于在所述寫入期間進行讀取。

此外，根據(jù)本發(fā)明的優(yōu)選實施例，所述操作器還包括搜索單元，所述搜索單元用于針對具有與輸入值匹配的值的單元搜遍所述數(shù)據(jù)，在所匹配的值上執(zhí)行操作以生成經(jīng)處理的值，并將所述經(jīng)處理的值寫回到其相關(guān)聯(lián)的所述單元。

此外，根據(jù)本發(fā)明的優(yōu)選實施例，所述單元是SRAM(靜態(tài)隨機訪問存儲器)單元，例如，6晶體管SRAM單元。

此外，根據(jù)本發(fā)明的優(yōu)選實施例，所述多列解碼器還包括計算器，所述計算器用于通過多次讀取操作并通過將讀取結(jié)果寫入到所述存儲器陣列中的其它位置來執(zhí)行存儲器內(nèi)計算，所述結(jié)果被用于后續(xù)計算。