[發明專利]SRAM多單元操作有效
| 申請號: | 201680002427.2 | 申請日: | 2016-05-05 |
| 公開(公告)號: | CN106796811B | 公開(公告)日: | 2019-07-30 |
| 發明(設計)人: | A·阿克里博 | 申請(專利權)人: | GSI科技公司 |
| 主分類號: | G11C7/00 | 分類號: | G11C7/00;G11C8/16;G11C11/412;G11C11/419 |
| 代理公司: | 永新專利商標代理有限公司 72002 | 代理人: | 孟杰雄;王英 |
| 地址: | 美國加*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | sram 單元 操作 | ||
1.一種多存儲器單元操作器,包括:
存儲數據的非破壞性存儲器陣列,所述存儲器陣列每列具有第一位線和第二位線;
激活單元,其用于同時激活所述存儲器陣列的列中的至少兩個存儲單元,從而在所述第一位線上生成所述至少兩個存儲單元的所述數據和互補數據的多個布爾函數輸出,并在所述第二位線上生成所述數據和所述互補數據的不同的多個布爾函數輸出;以及
多列解碼器,其至少用于激活多個選定列的所述第一位線和所述第二位線以用于讀取或寫入。
2.根據權利要求1所述的多存儲器單元操作器,其中,所述多列解碼器還包括寫入單元,所述寫入單元用于將所述選定列的所述第一位線、所述第二位線或所述第一位線與所述第二位線兩者的輸出寫入到所述存儲器陣列中。
3.根據權利要求1所述的多存儲器單元操作器,其中,所述多列解碼器包括預充電器,所述預充電器用于在讀取之前將所述第一位線和所述第二位線預充電到預定義的預充電電壓。
4.根據權利要求1所述的多存儲器單元操作器,其中,所述多列解碼器包括:充電器,其用于利用狀態值對選定列的所述第一位線充電,并利用選定列的所述狀態值的互補值對所述第二位線充電,以用于將所述狀態值寫入到所述選定列中被激活的存儲單元;以及預充電器,其用于在寫入期間將非選定列的所述第一位線和所述第二位線預充電到預定義的預充電電壓。
5.根據權利要求4所述的多存儲器單元操作器,其中,所述多列解碼器包括輸出單元,所述輸出單元用于在選定的所述非選定列的所述第一位線和所述第二位線中的一個或兩者上輸出值,以用于在所述寫入期間進行讀取。
6.根據權利要求1所述的多存儲器單元操作器,還包括搜索單元,所述搜索單元用于針對具有與輸入值匹配的值的存儲單元搜遍所述數據,在所述匹配的值上執行操作以生成經處理的值,并將所述經處理的值寫回到其相關聯的所述存儲單元。
7.根據權利要求1所述的多存儲器單元操作器,其中,所述存儲單元是SRAM(靜態隨機訪問存儲器)單元。
8.根據權利要求1所述的多存儲器單元操作器,其中,所述存儲單元是6晶體管SRAM單元。
9.根據權利要求2所述的多存儲器單元操作器,其中,所述多列解碼器還包括計算器,所述計算器用于通過多次讀取操作并通過將讀取結果寫入到所述存儲器陣列中的其它位置來執行存儲器內計算,所述結果被用于后續計算。
10.根據權利要求1所述的多存儲器單元操作器,其中,所述布爾函數輸出是通過以下的布爾運算中的至少一項來生成的:NOR、NAND、AND和OR。
11.一種用于操作用于計算的存儲器陣列的方法,所述方法包括:
同時激活在每列具有第一位線和第二位線的非破壞性存儲器陣列的列中的至少兩個存儲單元,從而在所述第一位線上生成被存儲在所述至少兩個存儲單元中的數據和所述至少兩個單元的互補數據的多個布爾函數輸出,并在所述第二位線上生成所述數據和所述互補數據的不同的多個布爾函數輸出;并且
激活多個選定列的所述第一位線和所述第二位線以用于讀取或寫入。
12.根據權利要求11所述的方法,其中,所述激活多個選定列的所述第一位線和所述第二位線還包括:將所述選定列的所述第一位線、所述第二位線或所述第一位線與所述第二位線兩者的輸出寫入到所述存儲器陣列中。
13.根據權利要求11所述的方法,其中,所述激活多個選定列的所述第一位線和所述第二位線包括:在讀取之前將所述第一位線和所述第二位線預充電到預定義的預充電電壓。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于GSI科技公司,未經GSI科技公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201680002427.2/1.html,轉載請聲明來源鉆瓜專利網。





