[實用新型]一種IMD可靠性測試結構

有效

• 申請號: 201621492914.5
• 申請日: 2016-12-30
• 公開（公告）號: CN206332008U
• 公開（公告）日: 2017-07-14
• 發明（設計）人: 朱月芹;宋永梁;張瀝文
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海光華專利事務所31219
• 代理人: 王華英

技術領域

本實用新型涉及半導體測試結構技術領域，特別是涉及一種IMD可靠性測試結構。

背景技術

Low-k(低介電常數)材料(k<3.0)由于其固有的低介電系數，可產生較低的電容值(C)，因而已經被廣泛的應用于半導體制造領域，如作為填充于金屬層(包括互連線(interconnect)和通孔(via))間的介質層材料。所以，在BEOL(Back End Of Line，后段工藝)采用Low-k材料制成的介質層(如互連線之間的介質層、互連線與通孔之間的介質層、通孔與通孔之間的介質層等)，其擊穿電壓(Vbd，Voltage breakdown)會明顯降低，特別是其TDDB(Time Dependent Dielectric Breakdown，介質層經時擊穿效應)更會顯著下降，這就對BEOL的工藝的可靠性提出了更高的要求，對BEOL制造的電路結構的性能進行測試也變得至關重要。

現有技術中，半導體器件結構如圖1所示，從下至上依次是P阱區(Pwell)/有源區(AA)6’、柵氧化層(Oxide)5’、多晶硅層(Poly)4’、氮氧化硅層(SiN)3’、層間介質層(ILD)2’、金屬線層(Metal line)1’，當需要進行IMD(Inter Metal Dielectric，金屬層間介質層)可靠性測試時，在所述金屬線層中設計測試結構。針對IMD性能的測試，對于28nm工藝來說，由于ILD(Inter Layer Dielectric，層間介質層)太薄了，在進行IMD性能的測試時，ILD容易被擊穿，導致測試焊盤下方的器件區先于IMD測試結構被導通而產生泄漏電流，使得原來的測試結構無法達到預設的評估金屬層間介質層可靠性性能的目的。

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種防止測試焊盤底端泄漏的IMD可靠性測試結構，用于解決現有技術中由于層間介質層太薄容易擊穿產生測試焊盤底端泄漏進而導致IMD測試結構失效的問題。

為實現上述目的，本實用新型提供一種IMD可靠性測試結構，包括：襯底；N阱區和P阱區，所述N阱區和所述P阱區均位于所述襯底中，且所述N阱區位于所述P阱區的兩側并由所述襯底隔離；多個有源區，位于所述N阱區及所述P阱區內；條狀柵極結構，所述柵極結構包括柵氧化層及多晶硅層，所述柵氧化層位于所述有源區表面，所述多晶硅層覆蓋于所述柵氧化層表面；層間介質層，覆蓋于所述多晶硅層表面；第一金屬線層，形成于所述層間介質層內；金屬層間介質層，覆蓋于所述第一金屬線層表面；第二金屬線層，形成于所述金屬層間介質層內；第一金屬連線，連接所述第一金屬線層；第二金屬連線，連接所述第二金屬線層；第三金屬連線，位于所述第一金屬連線與所述第二金屬連線之間，且與所述第一金屬連線、所述第二金屬連線交錯設置；其中，所述第一金屬連線與所述第二金屬連線均為梳齒狀結構，且投影相重疊；所述第三金屬連線為蛇形結構。

于本實用新型的一實施方式中，所述柵氧化層為增加厚度的雙柵氧化層。

于本實用新型的一實施方式中，所述第一金屬連線、所述第二金屬連線和所述第三金屬連線下方的所述多晶硅層為填充的虛設多晶硅，所述虛設多晶硅位于所述條狀柵極結構的一側，且與所述第一金屬連線、所述第二金屬連線和所述第三金屬連線的位置錯開。

于本實用新型的一實施方式中，所述第一金屬連線與所述第二金屬連線之間通過金屬插塞連接。

于本實用新型的一實施方式中，還包括位于所述有源區內的源極區和漏極區。

于本實用新型的一實施方式中，還包括隔離相鄰的所述有源區的淺溝槽隔離區。

于本實用新型的一實施方式中，所述層間介質層下方還包括氮化硅層。

于本實用新型的一實施方式中，還包括依次形成于所述第二金屬線層上方的N個金屬線層，其中，N≥0；所述N個金屬線層中相鄰的所述金屬線層之間均填充有所述金屬層間介質層。

于本實用新型的一實施方式中，還包括連接所述第一金屬線層的兩個測試焊盤，其中一個所述測試焊盤連接所述第一金屬連線和所述第二金屬連線，另一個所述測試焊盤連接所述第三金屬連線。

于本實用新型的一實施方式中，所述襯底為P型襯底或N型襯底。

如上所述，本實用新型的IMD可靠性測試結構，具有以下有益效果：

1、本實用新型的IMD可靠性測試結構的設計，在具有更薄的ILD厚度的28nm及以下的工藝中，可以有效地進行IMD TDDB測試和Vramp(Voltage ramp，斜坡電壓)測試，以便評估BEOL制造的電路結構的性能。