[實(shí)用新型]基于FPGA架構(gòu)的ETS表決卡

有效

• 申請(qǐng)?zhí)枺?/td>: 201621465383.0
• 申請(qǐng)日: 2016-12-29
• 公開（公告）號(hào): CN206348782U
• 公開（公告）日: 2017-07-21
• 發(fā)明（設(shè)計(jì)）人: 田鋼;萬詩新;王楠;潘清;王洪淼;趙寶平
• 申請(qǐng)（專利權(quán)）人: 國核自儀系統(tǒng)工程有限公司
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28;G06F13/42
• 代理公司: 上海申匯專利代理有限公司31001
• 代理人: 俞宗耀,朱逸

1.一種基于FPGA架構(gòu)的ETS表決卡，其特征在于：包括FPGA表決模塊、IOP處理模塊、第一連接件、第二連接件；

所述FPGA表決模塊設(shè)有多路數(shù)字信號(hào)輸入端口、多路數(shù)字信號(hào)輸出端口、多路串行通信端口、1路LVDS發(fā)送端口、多路LVDS接收端口；

所述第一連接件具有多路數(shù)字信號(hào)輸入接口、多路數(shù)字信號(hào)輸出接口，第一連接件的各路數(shù)字信號(hào)輸入接口各經(jīng)一個(gè)數(shù)字信號(hào)傳輸通道分別接到FPGA表決模塊的各路數(shù)字信號(hào)輸入端口，F(xiàn)PGA表決模塊的各路數(shù)字信號(hào)輸出端口各經(jīng)一個(gè)數(shù)字信號(hào)傳輸通道分別接到第一連接件的各路數(shù)字信號(hào)輸出接口；

所述第二連接件具有多路串行通信接口、1路LVDS發(fā)送接口、多路LVDS接收端口，第二連接件的各路串行通信接口各經(jīng)一個(gè)串行通道分別接到FPGA表決模塊的各路串行通信端口，F(xiàn)PGA表決模塊的LVDS發(fā)送端口經(jīng)一LVDS傳輸通道接到第二連接件的LVDS發(fā)送接口，第二連接件的各路LVDS接收端口各經(jīng)一個(gè)LVDS傳輸通道分別接到FPGA表決模塊的各路LVDS接收端口；

所述IOP處理模塊中設(shè)有FPGA處理子模塊、CPU子模塊，其中的FPGA處理子模塊經(jīng)數(shù)據(jù)線與FPGA表決模塊互聯(lián)，并且FPGA處理子模塊設(shè)有多路數(shù)字信號(hào)輸入端口，第一連接件的各路數(shù)字信號(hào)輸入接口各經(jīng)一個(gè)數(shù)字信號(hào)傳輸通道分別接到FPGA處理子模塊的各路數(shù)字信號(hào)輸入端口，F(xiàn)PGA處理子模塊與CPU子模塊經(jīng)數(shù)據(jù)總線互聯(lián)。