[實(shí)用新型]一種集成電路密封環(huán)有效
| 申請(qǐng)?zhí)枺?/td> | 201621285071.1 | 申請(qǐng)日： | 2016-11-28 |
| 公開（公告）號(hào)： | CN206225359U | 公開（公告）日： | 2017-06-06 |
| 發(fā)明（設(shè)計(jì)）人： | 何云;劉桂芝 | 申請(qǐng)（專利權(quán)）人： | 上海南麟電子股份有限公司 |
| 主分類號(hào)： | H01L23/58 | 分類號(hào)： | H01L23/58;H01L23/64 |
| 代理公司： | 上海光華專利事務(wù)所31219 | 代理人： | 余明偉 |
| 地址： | 201210 上海市浦東新區(qū)*** | 國(guó)省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 集成電路 密封 | ||
1.一種集成電路密封環(huán)，其特征在于，所述集成電路密封環(huán)至少包括：
襯底層；
形成于所述襯底層中的摻雜區(qū)；
形成于所述摻雜區(qū)上的介質(zhì)層和金屬層的疊層結(jié)構(gòu)，各金屬層及所述摻雜區(qū)通過連接孔實(shí)現(xiàn)電性連接；
以及，
形成于所述疊層結(jié)構(gòu)中的電容器，所述電容器的第一極板及第二極板分別通過所述疊層結(jié)構(gòu)中的金屬層及緩沖區(qū)中的金屬層與襯底及內(nèi)部電路連接。
2.根據(jù)權(quán)利要求1所述的集成電路密封環(huán)，其特征在于：所述襯底層為P型襯底，所述摻雜區(qū)為P型摻雜。
3.根據(jù)權(quán)利要求1所述的集成電路密封環(huán)，其特征在于：所述襯底層為N型襯底，所述摻雜區(qū)為N型摻雜。
4.根據(jù)權(quán)利要求1所述的集成電路密封環(huán)，其特征在于：所述電容器為MOS電容，所述電容器的第一極板為形成于所述摻雜區(qū)與所述疊層結(jié)構(gòu)中的底層金屬層之間的第一多晶硅，所述電容器的第二極板為所述摻雜區(qū)。
5.根據(jù)權(quán)利要求1所述的集成電路密封環(huán)，其特征在于：所述電容器為PIP電容，所述電容器的第一極板及第二極板為形成于所述疊層結(jié)構(gòu)中任意相鄰兩層金屬層之間，或形成于所述摻雜區(qū)與所述疊層結(jié)構(gòu)中的底層金屬層之間的第二多晶硅及第三多晶硅，所述第二多晶硅及所述第三多晶硅垂直分布。
6.根據(jù)權(quán)利要求1所述的集成電路密封環(huán)，其特征在于：所述電容器為MIM電容，所述電容器的第一極板為形成于所述疊層結(jié)構(gòu)中任意相鄰兩層金屬層之間的金屬板，所述電容器的第二極板為所述疊層結(jié)構(gòu)中與所述金屬板鄰近的金屬層。
7.根據(jù)權(quán)利要求1所述的集成電路密封環(huán)，其特征在于：所述介質(zhì)層的材料為二氧化硅或氮化硅。
8.根據(jù)權(quán)利要求1所述的集成電路密封環(huán)，其特征在于：所述金屬層的材料為銅或鋁。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海南麟電子股份有限公司，未經(jīng)上海南麟電子股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201621285071.1/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
