[實用新型]SIP封裝膠模和封裝設備

有效

• 申請號: 201621103897.1
• 申請日: 2016-09-30
• 公開（公告）號: CN206516614U
• 公開（公告）日: 2017-09-22
• 發明（設計）人: 林永強;駱國泉;賴齊賢
• 申請（專利權）人: 樂依文半導體（東莞）有限公司
• 主分類號: H01L21/67
• 分類號: H01L21/67
• 代理公司: 廣州三環專利商標代理有限公司44202
• 代理人: 張艷美,龍莉蘋

技術領域

本實用新型涉及一種芯片封裝，尤其涉及超厚背蝕的產品封裝。

背景技術

現有超厚背蝕(SIP，System in package)采用的是傳統板塊狀注膠轉移的塑封方法，一個引線框內設有多個產品的半蝕刻底座，參考圖1a至圖1d，封裝時，先將多個產品的元件芯片61粘貼在一個引線框62內的多個半蝕刻底座上(參考圖1a至圖1b)，(2)然后在引線框62內進行注膠形成固化膠63(參考圖1b)，注膠后進行背部蝕刻(參考圖1c)，結束后，需要切割分離工藝將一個引線框內的產品64切割分離出來(參考圖1d)。

然而，由于注膠的板塊太厚、太大和傳統轉移注膠技術的局限性，因此在注膠過程中會產生大量封膠不全和內部空洞。而且在切割時容易產生切割偏離壞品，亦將側面缺膠暴露出來。再者，由于引線框制造工藝復雜，在片條上難免產生壞品(不能使用的單元將會被打墨點涂掉)，而片條上就會有沒貼元件的單元，因此造成注膠時膠量不足，影響整個板塊單元的產品。

即使本領域技術人員發現該問題，想要改裝切割機臺來滿足切割要求，但由于切割超厚背蝕SIP產品所用的機臺需要特別改裝，受限較多，且超厚產品切割機臺的選擇也有限制，造價昂貴，使得每粒超厚背蝕SIP產品的造價較高，損耗越高，浪費越多，成本越高。

故，急需一種新的封裝來解決超厚背蝕單粒產品中封膠不全、切割偏移的問題。

實用新型內容

本實用新型的目的是提供一種SIP封裝膠模，注膠速度快，注膠效果好，成品率高。

本實用新型的另一目的是提供一種SIP封裝設備，注膠速度快，注膠效果好，成品率高。

為了實現上述目的，本實用新型公開了一種SIP封裝膠模，用于封裝元件芯片以制成超厚背蝕的單粒產品，包括模具本體、以一定間距開設于所述模具本體上的若干個單元凹槽、與若干個所述單元凹槽一一對應的注塑流道以及至少一個注膠口，所述注塑流道連通對應的單元凹槽和注膠口，每一所述單元凹槽對應封裝一單粒產品。

與現有技術相比，本實用新型所述SIP封裝膠模一個單元凹槽對應地獨立封裝一個單粒產品，且一個單元凹槽對應一個注塑流道，注膠時，單元凹槽可以很快注滿封裝膠，不但注膠速度快不易產生氣泡，而且有效縮短了注塑流道的長度，使得空氣得以有效排除，減少內部空洞的產生，而且使得注膠后無需專門分割產品，無需專門的分割機臺成本低、封裝速度快且可以有效防止切割失誤。

較佳地，所述單元凹槽排成一排或至少兩排，每排具有N個單元凹槽，所述注膠口有N個并分別與每排的N個所述單元凹槽相對應，所述注塑流道連通對應的單元凹槽和對應的注膠口。至少兩排單元凹槽使得一個注膠口可同時對多個單元凹槽注塑，在不影響成品了和注膠效率的前提下提高了封裝效率。

具體地，所述注膠口的左側和/或右側分別設有至少兩排單元凹槽，同側每排N個所述單元凹槽位置相對以排成N列。

更具體地，每列的至少兩個所述單元凹槽對應的注塑流道在臨近所述注膠口處匯合。

較佳地，所述注膠口的左右兩側分別設有至少一排對應的單元凹槽，進一步提高了封裝效率。

較佳地，每一所述注塑流道包括一個或至少兩個注塑分流道。

較佳地，所述單元凹槽的形狀與所述單粒產品的形狀相對應。

具體地，所述單元凹槽呈梯形，便于注膠后的脫模。

本實用新型還公開了一種SIP封裝設備，用于封裝元件芯片以制成超厚背蝕的單粒產品，包括引線框和注塑裝置，所述注塑裝置包括所述SIP封裝膠模，所述引線框包括基板，所述基板上以一定間距設有若干個與所述單元凹槽相對應的半蝕刻底座，每一所述半蝕刻底座用于安裝一個單粒產品的元件芯片，所述SIP封裝膠模可蓋于所述半蝕刻底座上以使一所述元件芯片位于一所述單元凹槽內，所述注塑裝置將封裝膠從所述注膠口沿所述注塑流道一一注塑至所述單元凹槽內。

與現有技術相比，本實用新型的SIP封裝膠模一個單元凹槽對應地獨立封裝一個單粒產品，且一個單元凹槽對應一個注塑流道，注膠時，單元凹槽可以很快注滿封裝膠，不但注膠速度快不易產生氣泡。另一方面，本實用新型一個單元凹槽對應一個注塑流道，可以有效縮短了注塑流道的長度，使得空氣得以有效排除，減少內部空洞的產生。再一方面，由于本實用新型不同單粒產品封裝用的單元凹槽是彼此獨立的，故注膠后無需專門分割產品，通過后續的背部蝕刻即可將單粒產品獨立的分離出來，成本低、封裝速度快且可以有效防止切割失誤。

附圖說明

圖1a至圖1d是現有技術的封裝流程圖。