[實用新型]一種硅通孔結構

有效

• 申請號: 201620717172.5
• 申請日: 2016-07-08
• 公開（公告）號: CN206210778U
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 李春泉;謝星華;黃紅艷;尚玉玲;張明;周遠暢;謝小天
• 申請（專利權）人: 桂林電子科技大學
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L21/768
• 代理公司: 桂林市華杰專利商標事務所有限責任公司45112
• 代理人: 劉梅芳

技術領域

本實用新型涉及微電子封裝技術,具體是一種硅通孔結構。

背景技術

在過去的幾十年間,半導體器件體積縮小已使集成電路的速度、性能、密度以及單位功能成本取得了不斷改善。

3D-硅通孔集成技術是微電子核心技術之一，3D-硅通孔互連提供了超越“摩爾”的方法，是目前最先進,最復雜的封裝技術；3D-硅通孔集成技術可以獲得更好的電性能、低功耗、噪聲更小的封裝尺寸。3D-硅通孔技術將廣泛地應用于微電子領域，包括智能手機、物聯網器件、傳感器、存儲器、太陽能電池、LED和功率器件等高端產品，尤其是智能手機等消費類電子產品。

目前，在已出現的許多新的3D封裝技術中，硅通孔技術是3D領域多芯片疊層化集成和電互連的關鍵性技術，其優勢有：互連長度可以縮短到與芯片厚度相等，使邏輯模塊垂直堆疊代替了水平分布，硅通孔技術顯著的減小了芯片延遲和電感效應，有利于提高數字信號傳輸速度和微波的傳輸，可以實現高密度、高深寬比的連接，從而能夠實現復雜的多片全硅系統集成，密度比當前用于先進多片模塊的物理封裝高出許多倍，同時更加節能,預期硅通孔能把芯片的功耗降低大約40%。

硅通孔結構是通過深反應離子刻蝕技術在硅基底上形成盲孔，然后再制作絕緣層、濺射種子層、電鍍填孔，背面減薄等半導體工藝完成硅通孔結構的制作。其形貌主要有直孔硅通孔和斜孔硅通孔兩種。但是由于工藝的限制，目前一些工藝步驟只能完成深寬比小于10:1的硅通孔的加工，如CVD絕緣層、PVD種子層以及電鍍填充等。如果制作深寬比大于10:1的硅通孔結構，那么從工藝上目前就難以實現了，這就需要我們重新設計硅通孔結構，以達到深寬比小于10:1的工藝限制。

實用新型內容

本實用新型的目的是針對現有技術的不足，而提供一種硅通孔結構。這種硅通孔結構能夠使芯片三維疊層封裝更加簡單可靠。

實現本實用新型目的的技術方案是：

一種硅通孔結構，包括基底，與現有技術不同的是，所述基底設有通孔，通孔貫穿基底的正面和背面，所述通孔與基底的接觸面間設有絕緣層，通孔的兩端設有凸起塊。

所述通孔由分別從基底的正面和背面相向刻蝕的第一盲孔和第二盲孔貫通形成。

所述通孔的數量為至少2個。

基底材料可以是硅、有機物和玻璃等；

通孔材料可以是銅、多晶硅、鎢和高分子材料等；

絕緣層材料一般為二氧化硅；

凸起塊作為芯片三維疊層封裝時連接多層基底間硅通孔的橋梁，凸起塊使芯片三維疊層封裝連接更方便、可靠性更好，凸起塊材料可以是銅、鎢和高分子材料等。

一種硅通孔結構的制作方法，包括如下步驟：

1）制作第一盲孔：從基底的正面即上表面開始刻蝕第一盲孔；

2）制作第一絕緣層：在第一盲孔和基底的接觸面間制作第一絕緣層，同時在第一盲孔的開口端刻蝕與凸起塊尺寸大小相同的第一凹槽；

3）填充導電材料：在第一盲孔和第一凹槽中電鍍填充導電材料，在第一絕緣層中填充絕緣材料；

4）制作第二盲孔：基底背面減薄，并刻蝕第二盲孔，第二盲孔的深度至第一絕緣層為止；

5）制作第二絕緣層：在第二盲孔和在基底的接觸面間制作第二絕緣層，同時在第二盲孔的開口端刻蝕與凸起塊尺寸大小相同的第二凹槽；

6）貫通兩盲孔：刻蝕第一盲孔底部使第一盲孔和第二盲孔貫通形成通孔；

7）形成硅通孔：在第二盲孔和第二凹槽中電鍍填充導電材料，同時在第二絕緣層中填充絕緣材料，完成硅通孔結構的制作。

這種硅通孔結構能夠使芯片三維疊層封裝更加簡單可靠。

這種方法采用對基底進行減薄，通過雙面刻蝕、雙面填充硅通孔的方法，實現了超高深寬比硅通孔結構的制作，同時降低了高深寬比硅通孔結構的工作難度。與此同時，具有工藝簡單，可靠性高以及兼容半導體工藝的優點。

這種方法降低了加工高深寬比或超高深寬比的硅通孔結構的難度，實現了高深寬比或超高深寬比的硅通孔結構的制作，工藝簡單同時兼容了半導體的制作工藝。

附圖說明

圖1為實施例中硅通孔結構的三維示意圖；

圖2為實施例中方法的流程示意圖；

圖3為實施例的方法中步驟1的示意圖；

圖4為實施例的方法中步驟2的示意圖；

圖5為實施例的方法中步驟3的示意圖；

圖6為實施例的方法中步驟4的示意圖；

圖7為實施例的方法中步驟5的示意圖；

圖8為實施例的方法中步驟6的示意圖；