[實(shí)用新型]一種高低溫下分布集中的帶隙基準(zhǔn)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201620040789.8
• 申請(qǐng)日: 2016-01-15
• 公開（公告）號(hào): CN205375261U
• 公開（公告）日: 2016-07-06
• 發(fā)明（設(shè)計(jì)）人: 賈雪絨
• 申請(qǐng)（專利權(quán)）人: 西安紫光國(guó)芯半導(dǎo)體有限公司
• 主分類號(hào): G05F1/567
• 分類號(hào): G05F1/567
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 陸萬壽

【技術(shù)領(lǐng)域】

本實(shí)用新型涉及集成電路技術(shù)領(lǐng)域，特別涉及一種帶隙基準(zhǔn)電路。

【背景技術(shù)】

目前帶隙基準(zhǔn)電路大多采用傳統(tǒng)的電壓型結(jié)構(gòu)，通過設(shè)計(jì)保證帶隙基準(zhǔn)輸出電壓隨溫度、工藝和電源電壓的變化在一定范圍之內(nèi)。其工作的基本原理如圖1所示，包括運(yùn)算放大器controls、三個(gè)二極管(D1、D2、D3)以及串接在兩個(gè)二極管(D2、D3)上的兩個(gè)電阻R2、R3，三個(gè)MOS管。吸納有帶隙基準(zhǔn)電路通過一個(gè)正溫度系數(shù)電壓和一個(gè)負(fù)溫度系數(shù)電壓相加，進(jìn)而得到一個(gè)零溫度系數(shù)的電壓。

而在前端測(cè)試中，首先測(cè)量高溫下帶隙基準(zhǔn)的電壓值，根據(jù)測(cè)量值與目標(biāo)值之間的偏差，選取相應(yīng)的代碼調(diào)整高溫下輸出電壓值。調(diào)整代碼為激光熔絲輸出。

隨著工藝特征尺寸的減小和工藝流程復(fù)雜度的增加，帶隙基準(zhǔn)電路輸出電壓值隨溫度的變化量會(huì)較大，而且在一張晶圓上，不同的芯片表現(xiàn)出的溫度特性也不同。如果還是用傳統(tǒng)的帶隙電路和傳統(tǒng)的前端調(diào)整trim方法，就會(huì)出現(xiàn)如圖2所示的問題。

圖2中線b代表的是理想情況下帶隙電路輸出電壓隨溫度變化的曲線。線a是設(shè)計(jì)仿真中帶隙輸出電壓隨溫度變化的目標(biāo)曲線；而線c1-c2則是實(shí)際測(cè)試中帶隙輸出電壓隨溫度變化的曲線，呈正溫度系數(shù)。如果用傳統(tǒng)前端trim方法，則只能將高溫下輸出電壓調(diào)整到目標(biāo)值附近，所有芯片的帶隙電壓在高溫下分布很集中，而在低溫情況下帶隙電壓的值很分散。

【實(shí)用新型內(nèi)容】

本實(shí)用新型的目的在于提供一種高低溫下分布集中的帶隙基準(zhǔn)電路，以解決上述技術(shù)問題。

為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用如下技術(shù)方案：

一種高低溫下分布集中的帶隙基準(zhǔn)電路，包括帶隙基準(zhǔn)電路、溫度檢測(cè)器和選通邏輯模塊；

所述帶隙基準(zhǔn)電路用于輸出帶隙基準(zhǔn)電壓vBGR；

所述溫度檢測(cè)器用于檢測(cè)帶隙基準(zhǔn)電路所處環(huán)境的溫度，并在所測(cè)溫度值大于或等于閾值時(shí)輸出第一信號(hào)給選通邏輯模塊，在所測(cè)溫度值小于閾值時(shí)輸出第二信號(hào)給選通邏輯模塊；

所述選通邏輯模塊用于：在接收到第一信號(hào)時(shí)，將第一調(diào)整碼送至帶隙基準(zhǔn)電路；在接收到第二信號(hào)時(shí)，將第二調(diào)整碼送至帶隙基準(zhǔn)電路。

進(jìn)一步的，所述帶隙基準(zhǔn)電路包括運(yùn)算放大器controls、二極管D1、二極管D2、二極管D3、電阻R2、電阻R3、PMOS管PMOS1、PMOS管PMOS2和PMOS管PMOS3；

PMOS管PMOS1、PMOS管PMOS2和PMOS管PMOS3的漏極均接電源；PMOS管PMOS1、PMOS管PMOS2和PMOS管PMOS3的柵極共接且連接運(yùn)算放大器controls的輸出端；PMOS管PMOS1的源極連接二極管D1的正極，二極管D1的負(fù)極接地；PMOS管PMOS2的源極串接電阻R2后連接二極管D2的正極，二極管D2的負(fù)極接地；PMOS管PMOS3的源極串接電阻R3后連接二極管D3的正極，二極管D3的負(fù)極接地；

運(yùn)算放大器controls的正向輸入端連接PMOS管PMOS1的源極，運(yùn)算放大器controls的反向輸入端連接PMOS管PMOS2的源極；PMOS管PMOS3的源極輸出帶隙基準(zhǔn)電壓vBGR。

進(jìn)一步的，選通邏輯模塊在接收到第一信號(hào)時(shí)，將第一調(diào)整碼送至帶隙基準(zhǔn)電路的電阻R3；在接收到第二信號(hào)時(shí)，將第二調(diào)整碼送至帶隙基準(zhǔn)電路的電阻R3。

進(jìn)一步的，第一調(diào)整碼和第二調(diào)整碼均用于調(diào)整電阻R3的值，控制帶隙基準(zhǔn)電壓vBGR接近目標(biāo)值。

進(jìn)一步的，所述閾值為50℃。

進(jìn)一步的，第一調(diào)整碼為90℃時(shí)的調(diào)整碼；第二調(diào)整碼為-10℃時(shí)的調(diào)整碼。

進(jìn)一步的，第一調(diào)整碼和第二調(diào)整碼的獲得方法如下：

在90℃下掃描調(diào)整碼，同時(shí)測(cè)量帶隙基準(zhǔn)電路的輸出電壓，找到一組第一調(diào)整碼，使得帶隙基準(zhǔn)電路輸出的帶隙基準(zhǔn)電壓值最接近目標(biāo)值；

在-10℃掃描所有的調(diào)整碼，同時(shí)測(cè)量帶隙基準(zhǔn)電路輸出的帶隙基準(zhǔn)電壓輸出，找到一組第二調(diào)整碼，使得帶隙基準(zhǔn)電路輸出的帶隙基準(zhǔn)電壓值最接近目標(biāo)值。

進(jìn)一步的，第一調(diào)整碼和第二調(diào)整碼均通過激光熔絲輸出給帶隙基準(zhǔn)電路。

相對(duì)于現(xiàn)有技術(shù)，本實(shí)用新型具有以下有效果：本實(shí)用新型找到每個(gè)帶隙基準(zhǔn)電路對(duì)應(yīng)的高溫下的調(diào)整碼和低溫下的調(diào)整碼，根據(jù)帶隙基準(zhǔn)電路外部溫度值動(dòng)態(tài)選擇合適的調(diào)整碼，以達(dá)到帶隙電壓輸出值在高低溫下都在目標(biāo)值附近分布非常集中，從而保證DRAM芯片的核心性能參數(shù)達(dá)到系統(tǒng)的要求。

【附圖說明】

圖1為現(xiàn)有帶隙基準(zhǔn)電路的結(jié)構(gòu)示意圖；