[發(fā)明專利]半導體存儲器設備及包括半導體存儲器設備的存儲器系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201611270520.X
• 申請日: 2016-12-30
• 公開（公告）號: CN107068176B
• 公開（公告）日: 2021-12-14
• 發(fā)明（設計）人: 姜相圭
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C11/408
• 分類號: G11C11/408;G11C11/409;G11C7/10;G11C8/16
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張泓

1.一種半導體存儲器設備，包括：

存儲單元陣列，包括多個體陣列，多個體陣列中的每一個包括多個存儲單元，所述多個存儲單元中的每一個包括晶體管和電容器；以及

控制邏輯電路，被配置為響應于命令和地址來控制對存儲單元陣列的訪問，所述控制邏輯電路包括模式寄存器，所述模式寄存器被配置為響應于命令設置半導體存儲器設備的操作模式，以及

體控制邏輯，被配置為響應于所述地址的體地址激活與所述多個體陣列中的每一個相關聯(lián)的相應的行譯碼器和相應的列譯碼器，

其中，第一數量的存儲單元耦合到多個體陣列中的第一體陣列的位線，第二數量的存儲單元耦合到多個體陣列中的第二體陣列的位線，并且第一數量與第二數量不同，

其中，多個體陣列被分組為第一體組、第二體組、第三體組和第四體組，

其中，第一體組包括第一體陣列和第三體陣列，第二體組包括第二體陣列和第四體陣列，第三體組包括第五體陣列和第七體陣列，以及第四體組包括第六體陣列和第八體陣列，

其中，第一數量的存儲單元耦合到第三體陣列的位線，以及第二數量的存儲單元耦合到第四體陣列的位線，

其中，與第一數量的存儲單元和第二數量的存儲單元不同的第三數量的存儲單元耦合到第五體陣列的位線和第六體陣列的位線。

2.如權利要求1所述的半導體存儲器設備，其中，第一數量是第二數量的兩倍。

3.如權利要求1所述的半導體存儲器設備，其中，第一體陣列包括按行和列排列的存儲單元的第一集合，

其中，第二體陣列包括按行和列排列的存儲單元的第二集合，以及

其中，存儲單元的第一集合中的每個和存儲單元的第二集合中的每個是相同類型的動態(tài)隨機存取存儲器DRAM單元。

4.如權利要求3所述的半導體存儲器設備，其中，存儲單元的第一集合中的每個具有第一位線加載時間，存儲單元的第二集合中的每個具有第二位線加載時間，并且第二位線加載時間少于第一位線加載時間。

5.如權利要求1所述的半導體存儲器設備，其中，第五數量的存儲單元耦合到多個體陣列中的第一體陣列的字線，第六數量的存儲單元耦合到多個體陣列中的第二體陣列的字線，并且第五數量與第六數量不同。

6.如權利要求5所述的半導體存儲器設備，其中，第五數量大于第六數量。

7.如權利要求1所述的半導體存儲器設備，其中，響應于地址中的體地址將多個體陣列分組為第一體組、第二體組、第三體組和第四體組。

8.如權利要求7所述的半導體存儲器設備，其中：

第五數量的存儲單元耦合到第三體陣列的字線，

第六數量的存儲單元耦合到第四體陣列的字線，以及

第六數量小于第五數量。

9.如權利要求1所述的半導體存儲器設備，其中，與第一數量的存儲單元至第三數量的存儲單元不同的第四數量的存儲單元耦合到第七體陣列的位線和第八體陣列的位線。