[發明專利]半導體存儲器設備及包括半導體存儲器設備的存儲器系統

有效

• 申請號: 201611270520.X
• 申請日: 2016-12-30
• 公開（公告）號: CN107068176B
• 公開（公告）日: 2021-12-14
• 發明（設計）人: 姜相圭
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C11/408
• 分類號: G11C11/408;G11C11/409;G11C7/10;G11C8/16
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張泓

提供了一種導體存儲器設備以及包括該半導體存儲器設備的存儲器系統。半導體存儲器設備包括：存儲單元陣列，包括多個體陣列；以及控制邏輯電路。控制邏輯電路響應于命令和地址來控制對存儲單元陣列的訪問。第一數量的存儲單元耦合到多個體陣列中的第一體陣列的位線，第二數量的存儲單元耦合到多個體陣列中的第二體陣列的位線，并且第一數量與第二數量不同。

對相關申請的交叉引用

本申請要求于2015年12月30日向韓國知識產權局提交的第10-2015-0189154號韓國專利申請的優先權，該韓國專利申請的公開內容通過引用整體合并于此。

技術領域

本發明構思的示例性實施例涉及存儲器設備，并且更具體地，涉及半導體存儲器設備以及包括該半導體存儲器設備的存儲器系統。

背景技術

通常，半導體存儲器設備——諸如雙數據率同步動態隨機存取存儲器(DDRSDRAM)——包括數以千萬的存儲單元。DDR SDRAM響應于從芯片組所請求的命令來存儲和輸出數據。例如，如果芯片組請求半導體存儲器設備執行寫入操作，則半導體存儲器設備將數據存儲在與從芯片組所輸入的地址相對應的存儲單元上。如果芯片組請求半導體存儲器設備執行讀取操作，則半導體存儲器設備輸出存儲在與從芯片組所輸入的地址相對應的存儲單元中的數據。

半導體存儲器設備中的一組存儲單元可以被稱為存儲體(memory bank)。存儲體的數量可以根據半導體存儲器設備的設計而改變。近來，存儲體的數量已經增多以提供更大的存儲容量。然而，隨著存儲體的數量增多，電流消耗也增大。

發明內容

根據本發明構思的示例性實施例，一種半導體存儲器設備包括：存儲單元陣列，包括多個體陣列；以及控制邏輯電路。控制邏輯電路響應于命令和地址來控制對存儲單元陣列的訪問。第一數量的存儲單元耦合到多個體陣列中的第一體陣列的位線，第二數量的存儲單元耦合到多個體陣列中的第二體陣列的位線，并且第一數量與第二數量不同。

根據本發明構思的示例性實施例，一種半導體存儲器設備包括：存儲單元陣列，包括多個體陣列；以及控制邏輯電路。控制邏輯電路響應于命令和地址來控制對存儲單元陣列的訪問。多個體陣列中的每個體陣列包括第一子體陣列和第二子體陣列，第一子體陣列和第二子體陣列通過地址的至少一部分而彼此區分。第一數量的存儲單元耦合到第一子體陣列的位線，第二數量的存儲單元耦合到第二子體陣列的位線，并且第一數量與第二數量不同。

根據本發明構思的示例性實施例，一種存儲器系統包括至少一個半導體存儲器設備以及存儲器控制器。存儲器控制器控制至少一個半導體存儲器設備。至少一個半導體存儲器設備包括：存儲單元陣列，包括多個體陣列；以及控制邏輯電路。控制邏輯電路響應于來自存儲器控制器的命令和地址來控制對存儲單元陣列的訪問。多個體陣列中的每個體陣列包括第一子體陣列和第二子體陣列，第一子體陣列和第二子體陣列通過地址的至少一部分而彼此區分。第一數量的存儲單元耦合到第一子體陣列的位線，第二數量的存儲單元耦合到第二子體陣列的位線，并且第一數量與第二數量不同。

根據本發明構思的示例性實施例，一種半導體存儲器設備包括：存儲器陣列，包括多個體陣列；以及控制邏輯電路，被配置為響應于命令和地址，關于存儲器陣列執行讀取操作和寫入操作，其中，多個體陣列中的體陣列包括第一子體陣列和第二子體陣列，第一子體陣列和第二子體陣列在形成有多個體陣列的基底中彼此物理分離，以及其中，對于存儲器控制器，第二子體陣列提供低地址空間，第一子體陣列提供高地址空間。

附圖說明

通過參照附圖來詳細描述本發明構思的示例性實施例，本發明構思的上述和其他特征將理解得更清楚。

圖1是示出根據本發明構思的示例性實施例的電子系統的框圖。

圖2是示出根據本發明構思的示例性實施例的圖1中的存儲器系統的框圖。

圖3是示出根據本發明構思的示例性實施例的圖2中的半導體存儲器設備的框圖。