[發(fā)明專(zhuān)利]一種極低漏電模擬開(kāi)關(guān)、芯片及通信終端

有效

• 申請(qǐng)?zhí)枺?/td>: 201611269197.4
• 申請(qǐng)日: 2016-12-31
• 公開(kāi)（公告）號(hào): CN106656132B
• 公開(kāi)（公告）日: 2023-08-04
• 發(fā)明（設(shè)計(jì)）人: 林升;白云芳
• 申請(qǐng)（專(zhuān)利權(quán)）人: 唯捷創(chuàng)芯(天津)電子技術(shù)股份有限公司
• 主分類(lèi)號(hào): H03K17/687
• 分類(lèi)號(hào): H03K17/687
• 代理公司: 北京汲智翼成知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11381
• 代理人: 陳曦;杜梁緣

本發(fā)明公開(kāi)了一種極低漏電模擬開(kāi)關(guān)、芯片及通信終端。該極低漏電模擬開(kāi)關(guān)包括兩個(gè)模擬開(kāi)關(guān)、兩個(gè)單刀雙擲開(kāi)關(guān)、一倍電壓緩沖器、NMOS晶體管和PMOS晶體管。本發(fā)明有效地降低了關(guān)斷狀態(tài)下的漏電流。實(shí)際測(cè)量的漏電流數(shù)量級(jí)較傳統(tǒng)模擬開(kāi)關(guān)小10supgt;8/supgt;數(shù)量級(jí)，而且對(duì)溫度不敏感。應(yīng)用該極低漏電模擬開(kāi)關(guān)的低速模擬電路能夠?qū)崿F(xiàn)更高的信號(hào)處理精度，有效擴(kuò)大了低速模擬電路的使用范圍。

技術(shù)領(lǐng)域

本發(fā)明涉及一種極低漏電模擬開(kāi)關(guān)，同時(shí)也涉及采用該極低漏電模擬開(kāi)關(guān)的集成電路芯片及相應(yīng)的通信終端，屬于模擬集成電路技術(shù)領(lǐng)域。

背景技術(shù)

模擬開(kāi)關(guān)可以用于傳輸模擬信號(hào)或?qū)崿F(xiàn)對(duì)模擬信號(hào)的采樣，對(duì)于模擬信號(hào)處理而言是一個(gè)最基本也是最重要的單元。圖1顯示了一個(gè)典型的模擬開(kāi)關(guān)采樣保持電路，它包含一個(gè)作為模擬開(kāi)關(guān)使用的MOSFET晶體管和一個(gè)采樣電容。但是，從圖1中可以看出，模擬開(kāi)關(guān)并不是理想器件。由于該模擬開(kāi)關(guān)具有幾條漏電路徑，導(dǎo)致采樣電容中保持的電壓可能會(huì)上升或下降。在一個(gè)關(guān)斷狀態(tài)的模擬開(kāi)關(guān)中，漏電流包括PN結(jié)反向偏置電流、亞閾值漏電流和柵極漏電流(對(duì)應(yīng)圖1中的a、b、c)。漏電流的大小和相對(duì)貢獻(xiàn)強(qiáng)烈依賴(lài)于制造工藝。在工作速度非常低(大約1～1kHz)的模擬電路中，例如超低功耗的溫度傳感器和生物傳感器中，模擬開(kāi)關(guān)的漏電流影響是十分顯著的。這種相對(duì)較長(zhǎng)的時(shí)鐘周期會(huì)引起比kT/C熱噪聲還要嚴(yán)重的電壓誤差，并且當(dāng)操作溫度十分高時(shí)，這種現(xiàn)象將更加嚴(yán)重。

在現(xiàn)有技術(shù)中，解決該問(wèn)題的方法之一是使用一個(gè)更大的信號(hào)存儲(chǔ)電容，但是更大的信號(hào)存儲(chǔ)電容需要前級(jí)電路提供更強(qiáng)的驅(qū)動(dòng)，這將導(dǎo)致更多的電源需求。同時(shí)，較大電容也會(huì)嚴(yán)重地增加硅片面積。另一種方法是通過(guò)測(cè)量漏電流的大小，通過(guò)注入電流抵消漏電流。然而，采用該方法需要復(fù)雜的電路設(shè)計(jì)，同時(shí)抵消電流的有效性受到器件匹配度的限制。

在申請(qǐng)?zhí)枮?01610309534.1的中國(guó)專(zhuān)利申請(qǐng)中，天津大學(xué)提供了一種應(yīng)用于低速采樣保持電路中可實(shí)現(xiàn)較低電荷泄漏的模擬開(kāi)關(guān)設(shè)計(jì)。該低漏電模擬開(kāi)關(guān)由傳輸門(mén)TG1、TG2、TG3及運(yùn)算放大器組成，傳輸門(mén)TG1、TG2串接，傳輸門(mén)TG2輸出端連接運(yùn)算放大器同相輸入端，運(yùn)算放大器輸出端經(jīng)傳輸門(mén)TG3連接傳輸門(mén)TG2輸入端，運(yùn)算放大器反相輸入端與輸出端相連。

發(fā)明內(nèi)容

本發(fā)明所要解決的首要技術(shù)問(wèn)題在于提供一種能夠?qū)崿F(xiàn)極低電荷泄漏的模擬開(kāi)關(guān)。

本發(fā)明所要解決的另一技術(shù)問(wèn)題在于提供一種采用該極低漏電模擬開(kāi)關(guān)的集成電路芯片及相應(yīng)的通信終端。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用下述的技術(shù)方案：

根據(jù)本發(fā)明實(shí)施例的第一方面，提供一種極低漏電模擬開(kāi)關(guān)，包括兩個(gè)模擬開(kāi)關(guān)、兩個(gè)單刀雙擲開(kāi)關(guān)、一倍電壓緩沖器、NMOS晶體管和PMOS晶體管；其中，

第一模擬開(kāi)關(guān)串聯(lián)在極低漏電模擬開(kāi)關(guān)的輸入端和節(jié)點(diǎn)(X)之間，由信號(hào)Φ+控制；當(dāng)信號(hào)Φ+為高電平時(shí)，所述第一模擬開(kāi)關(guān)閉合，否則斷開(kāi)；

第二模擬開(kāi)關(guān)串聯(lián)在節(jié)點(diǎn)(X)和一倍電壓緩沖器的輸出端之間，由信號(hào)Φ－控制；當(dāng)信號(hào)Φ－為高電平時(shí)，所述第二模擬開(kāi)關(guān)閉合，否則斷開(kāi)；

所述NMOS晶體管和所述PMOS晶體管的源極均連接節(jié)點(diǎn)(X)，漏極均連接極低漏電模擬開(kāi)關(guān)的輸出端；

所述NMOS晶體管的柵極連接信號(hào)Φ+，襯底連接第一單刀雙擲開(kāi)關(guān)的第三端口；第一單刀雙擲開(kāi)關(guān)的第一端口和第二端口分別連接地和所述一倍電壓緩沖器的輸出端；

所述PMOS晶體管的襯底連接第二單刀雙擲開(kāi)關(guān)的第三端口，第二單刀雙擲開(kāi)關(guān)的第一端口和第二端口分別連接電源和一倍電壓緩沖器的輸出端；

所述一倍電壓緩沖器的輸出端連接極低漏電模擬開(kāi)關(guān)的輸出端。

其中較優(yōu)地，所述信號(hào)Φ+和所述信號(hào)Φ－互為反相。