[發明專利]一種高精度延遲時鐘校準的系統及方法

有效

• 申請號: 201611265841.0
• 申請日: 2016-12-30
• 公開（公告）號: CN106612111B
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 葉立平;唐可信
• 申請（專利權）人: 深圳市志奮領科技有限公司
• 主分類號: H03K5/135
• 分類號: H03K5/135
• 代理公司: 廣州市越秀區哲力專利商標事務所(普通合伙) 44288
• 代理人: 石伍軍;張鵬

本發明公開了一種高精度延遲時鐘校準的系統，包括與非門、與門、延時芯片、多路選擇器和處理模塊，所述多路選擇器包括校準端和輸出端，所述處理模塊包括延時控制端、選擇控制端和控制開關端；所述與門的輸出端通過延時芯片與多路選擇器的輸入端電性連接，所述處理模塊的延時控制端與延時芯片電性連接，所述處理模塊的選擇控制端與多路選擇器電性連接，所述處理模塊的控制開關端與與非門的輸入端電性連接，所述與非門的輸出端與與門的輸入端電性連接。本發明采用脈沖振蕩計數方法實現脈寬測量，然后進行延時計算，最后調整延時芯片達到延時校準的目的，其可以實時的進行校準，排除了溫度及其他外界對延時芯片的影響，從而實現高精度測量的效果。

技術領域

本發明屬于計算機技術領域，尤其涉及一種高精度延遲時鐘校準的系統及方法。

背景技術

在一些技術領域如雷達和激光等，精確延時是整個系統的關鍵，但是延時實際值受到外界環境如溫度的影響，如安森美的MC100EP196，其溫度漂移影響也比較大，因此，實時延時校準成了一個改善整個系統精度的重要措施。

發明內容

為了克服現有技術的不足，本發明的目的之一在于提供一種高精度延遲時鐘校準的系統，其能解決延遲時鐘校準的技術問題。

本發明的目的之二在于提供一種高精度延遲時鐘校準的系統，其能解決延遲時鐘校準的技術問題。

本發明的目的之三在于提供一種高精度延遲時鐘校準的方法，其能解決延遲時鐘校準的技術問題。

本發明的目的之一采用以下技術方案實現：

一種高精度延遲時鐘校準的系統，包括與非門、與門、延時芯片、多路選擇器和處理模塊，所述多路選擇器包括校準輸出端和時鐘輸出端，所述處理模塊包括延時控制端、選擇控制端和控制開關端；

所述與門的兩個輸入端分別連接至與非門的輸出端和時鐘輸入端；所述與門的輸出端經延時芯片連接至多路選擇器的輸入端，所述處理模塊的延時控制端和選擇控制端分別連接至延時芯片的控制端和多路選擇器的控制端，所述與非門的兩個輸入端分別連接至處理模塊的控制開關端以及多路選擇器的校準輸出端；

所述處理模塊的選擇控制端和控制開關端具有相同的輸出邏輯，當處理模塊的選擇控制端輸出高電平時，多路選擇器通過校準輸出端輸出校準信號，而在處理模塊的選擇控制端輸出低電平時，多路選擇器通過時鐘輸出端輸出時鐘信號。

優選的，還包括分頻器，所述多路選擇器的校準輸出端通過分頻器與處理模塊電性連接。

優選的，所述多路選擇器為兩路選擇器。

優選的，所述延時芯片的型號為MC100EP196。

本發明的目的之二采用以下技術方案實現：

一種高精度延遲時鐘校準的系統，包括非門、與門、延時芯片、多路選擇器和處理模塊，所述多路選擇器包括校準輸出端和時鐘輸出端，所述處理模塊包括延時控制端和選擇控制端；

所述與門的兩個輸入端分別連接至非門的輸出端和時鐘輸入端；所述與門的輸出端經延時芯片連接至多路選擇器的輸入端，所述處理模塊的延時控制端和選擇控制端分別連接至延時芯片的控制端和多路選擇器的控制端，所述非門的輸入端分別連接至處理模塊的控制開關端以及多路選擇器的校準輸出端；

當處理模塊的選擇控制端輸出高電平時，多路選擇器通過校準輸出端輸出校準信號，而在處理模塊的選擇控制端輸出低電平時，多路選擇器通過時鐘輸出端輸出時鐘信號。

優選的，還包括分頻器，所述多路選擇器的校準輸出端通過分頻器與處理模塊電性連接。

本發明的目的之三采用以下技術方案實現：

一種高精度延遲時鐘校準的方法，包括以下步驟：